阻抗在信号完整性社区中仍然是一个令人困惑的话题。根据定义,阻抗是电压与电流的比率。这实际上并没有给任何人描绘出清晰的画面。更具体地说,阻抗这个术语可以有多种含义。
- 宽带反射系数的阶跃响应(单位:欧姆)
- 宽带反射系数的脉冲响应(单位为欧姆)
- 时域 Z 参数
- 频域 Z 参数
当我们提到阻抗时,信号完整性工程师通常会谈论第一个要点。因此,信号完整性框架中的阻抗正在量化和定位反射。它也是时域反射计 (TDR) 的直接输出,一旦您能够读取它,它就包含有价值的信息。那么,如果没有 TDR,您如何学习阅读 TDR?
如果您有 S 参数,您就有了计算 TDR 输出(而不是测量)所需的信息。给定频率的 S 参数是一个方阵,反射项是矩阵的对角元素。将反射 S 参数转换为阻抗的过程如下。
- 推断 DC 点
- 插入 S 参数,使得 F 和第一个非 DC 点相同
- 如果需要,过滤 S 参数
- 计算所有负频率分量
- 通过对对称 S 参数进行逆傅里叶变换来计算时域脉冲响应
- 移动时域矢量,使得 t = 0 为中间点。
- 将脉冲响应转换为阶跃响应
- 根据反射系数计算阻抗
使用 MATLAB、Octave 或 Python 等编程语言可以使这些步骤相对容易。但是,这真的没有必要。您可以简单地下载 Teledyne LeCroy 的 Signal Integrity Studio并使用它来计算阻抗曲线!!假设您有 S 参数。
事实证明,有高质量的 S 参数可供免费下载。IEEE 802.3 向其标准工作组的参与者索取相关通道的 S 参数,并将这些通道发布在其网站上。以下是在 IEEE 802.3 网站上找到的几个 S 参数存储库。
10GBASE:http://www.ieee802.org/3/ba/public/channel.html
25GBASE:http://www.ieee802.org/3/100GCU/public/channel.html
50GBASE:http://www.ieee802.org/3/cd/public/channel/index.html
100GBASE:http://www.ieee802.org/3/ck/public/tools/index.html
您会看到与每个通道相关的一些后缀。CR4 和 KR4 是最常见的。带有 CR 的任何东西都是电缆组件,带有 KR 的任何东西都是传统背板或正交背板。您可以将它们与您正在设计的通道进行比较,或者只是查看性能水平如何演变。我将使用它们来展示阻抗曲线的示例以及如何解释它。
我要展示的第一个频道是 TE Connectivity 捐赠的背板测量。
我将介绍将 S 参数加载到 SI Studio 并绘制阻抗的过程。要将 S 参数加载到工具中,请单击 GUI 控制面板左侧的小文件夹图标。它将提示您选择一个标准文件。标准文件包含 S 参数,文件扩展名以 S 开头,以 P 结尾,中间有一个数字。该数字是标准文件中的端口数,您可以将端口视为可以放置虚拟宽带功率计(如果存在)的地方。我使用的标准文件是 TEC_Whisper27in_THRU_G14G15.s4p。此系统是差分的,需要将 S 参数从单端转换为差分才能查看差分阻抗。要在 SI Studio 中执行此操作,请单击 GUI 控制面板中间文件夹图标右侧的“转换”按钮。会出现一个弹出窗口,询问您文件的端口映射。在此文件中,端口 1 连接到端口 2,端口 3 连接到端口 4。要将此信息转换为弹出窗口,请从上到下将左侧的数字改为 1、3、2 和 4。然后单击应用并关闭弹出窗口。反射 S 参数显示为“SD1D1”。取消选中所有其他框,然后单击“dB”并选择“Z”,将反射 S 参数更改为阻抗。就是这样!
为了获得通道阻抗的最佳视图,请从工具栏中的显示下拉菜单中选择“单网格”,将水平中心设置为 3ns,水平刻度设置为 0.6ns,垂直中心设置为 100ᘯ,垂直刻度设置为 5ᘯ。最终结果如下所示,其中参考了上述所有项目。
图 1. TE Connectivity 背板的差分阻抗曲线。
现在你面前有阻抗,它显示的是什么?
没有任何反射的阻抗在整个可用时间长度内将为 100 欧姆。阻抗曲线的任何变化都是反射。您可以看到,在阻抗下降的几个地方存在显著的反射。这些下降之间也有一些似乎平稳上升的部分。
下降是过渡介质。从左侧开始,第一个下降是同轴连接器。第二个是配对连接器。第三个是另一个配对连接器。连接器或通孔等过渡介质几乎总是阻抗曲线中的下降。因此,如果您看到下降,则可能是通孔或连接器。
一种常见的误解是自动认为通孔的低阻抗是由钻孔直径引起的。然而,通孔的下降通常是由通孔焊盘引起的。焊盘对信号完整性工程师来说是必要之恶,焊盘总是会导致阻抗不连续。通孔阻抗可能很高。当通孔设计为基于 PCB 厚度的最小可制造钻孔尺寸而不是分别优化通孔和焊盘时,就会发生这种情况。有关详细信息,请咨询您最近的信号完整性工程师。
连接器的低阻抗不太容易解释。连接器是复杂的结构,有许多小的不连续性和一些大的不连续性。通常,与连接器相关的阻抗不连续性是低阻抗。这可能是由于 SMT 焊盘上的焊料团块,也可能是配接接口。但是,如果连接器未完全接合(配接),则连接器阻抗中间会出现高阻抗。
平滑的部分是走线。走线受到纤维编织和周围金属(如固定通孔)的轻微干扰,但它们相当平坦。走线的上升斜率是由阻抗的频率依赖性引起的。这表明 S 参数表现良好且符合物理特性。
我想看的最后一个 S 参数是英特尔为定义 100Gb/s 的最新 IEEE 以太网标准捐赠的背板!请在此处下载。
此背板完全模拟,包含BGA 分线(或至少看起来像通孔)。BGA 分线是 PCB 图形从 BGA 元件封装过渡到 PCB 走线的地方。这通过两种方式之一完成。
- 焊盘内通孔
- 狗骨头
焊盘内通孔很简单。信号通孔位于 BGA 信号焊盘的中心。许多设计师反对使用焊盘内通孔。原因是如果通孔处理不正确,BGA 将无法连接到电路板。焊盘内通孔需要以某种方式密封通孔的孔。这通常是通过封盖或填充通孔然后电镀来完成的。显然,这将花费更多钱,这也是人们避免使用它的另一个原因。然而,这是信号完整性的最佳选择。
狗骨线是从 BGA 信号焊盘到另一个焊盘的短走线。这形成了所谓的狗骨形状。通孔位于第二个焊盘上,远离焊接的 BGA 球。这消除了封盖和填充通孔的需要,并且是最便宜的选择。对于信号完整性而言,此选项更具挑战性。从 BGA 焊盘到通孔焊盘的过渡会产生高阻抗。在大多数情况下,该阻抗明显较高,因为参考平面通常不在走线正下方。
图 2. Via-In-Pad 和 Dog-Bone 分线的示例。
查看 Intel 的直通模型 (Cable_BKP_24dB_0p995m_more_isi_thru1.s4p),在 BGA 突破预期所在的起始处存在高阻抗。由于 BGA 突破非常小,因此几乎不可能判断这是由通孔直径还是狗骨引起的。但是,它很可能是由这两种几何形状之一引起的。
图 3. 英特尔背板的差分阻抗曲线。
好了,以上就是所有内容。这是一种查看阻抗的方法,并且需要注意一些特性。具体来说:
- 低阻抗可能是连接器、通孔焊盘的转换、或 SMT 焊盘上失控的焊料块。
- 高阻抗可能是由于过孔钻孔太小、连接器部分匹配或狗骨形 BGA 突破造成的。
- 随着时间的推移而缓慢上升的平坦部分是 PCB 走线,这些走线的上升是应该存在的物理现象。