HDLBits刷题笔记9:Circuits.Sequential Logic.Counters + Shift Registers

最新推荐文章于 2024-09-05 19:30:53 发布
最新推荐文章于 2024-09-05 19:30:53 发布
阅读量681 收藏
点赞数
分类专栏： HDLBits 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/lzl1342848782/article/details/131551005
版权
文章详细描述了使用Verilog语言设计的各种计数器，包括二进制计数器、十进制计数器、慢速计数器、4位BCD计数器以及12小时制时钟的实现。此外，还涵盖了不同类型的移位寄存器，如4位移位寄存器、循环左/右移寄存器和算术移位寄存器。同时，还讨论了线性反馈移位寄存器（LFSR）的5位和32位实现。
摘要由CSDN通过智能技术生成

Counters

Four-bit binary counter

module top_module (
    input clk,
    input reset,      // Synchronous active-high reset
    output reg [3:0] q);
    always @(posedge clk) begin
        if(reset)
            q <= 0;
        else
            q <= q + 1;
    end
endmodule

Decade counter

建立一个计数器，从0计数到9

module top_module (
    input clk,
    input reset,        // Synchronous active-high reset
    output reg [3:0] q);
    always @(posedge clk) begin
        if(reset)
            q <= 0;
        else if(q == 9)
            q <= 0;
        else
            q <= q + 1;
    end
endmodule

Decade counter again

建立一个计数器，从1计数到10

module top_module (
    input clk,
    input reset,
    output reg [3:0] q);
    always @(posedge clk) begin
        if(reset)
            q <= 1;
        else if(q == 10)
            q <= 1;
        else
            q <= q + 1; 
    end
endmodule

Slow decade counter

建立一个计数器，从0计数到9，带使能

module top_module (
    input clk,
    input slowena,
    input reset,
    output reg [3:0] q);
    always @(posedge clk) begin
        if(reset)
            q <= 0;
        else if(slowena) begin
            if(q == 9)
                q <= 0;
            else
                q <= q + 1;
        end
    end
endmodule

Counter 1-12

提供一个4bit的计数器，接口如下：

module count4(
    input clk,
    input enable,
    input load,
    input [3:0] d,
    output reg [3:0] Q
);

用这个模块实现一个计数器，从1计数到12，并输出上面模块的enable、load、d

module top_module (
    input clk,
    input reset,
    input enable,
    output [3:0] Q,
    output c_enable,
    output c_load,
    output [3:0] c_d
); //
    assign c_enable = enable;
    assign c_load = reset | (Q == 12 & enable);
    assign c_d = 4'h1;
    
    count4 the_counter (clk, c_enable, c_load, c_d, Q);
endmodule

Counter 1000

提供一个BCD计数器模块，接口如下

module bcdcount (
    input clk,
    input reset,
    input enable,
    output reg [3:0] Q
);

输入1000hz的时钟，使用该模块输出1hz信号，保证每秒该信号只有一个时钟周期高电平，并输出每个BCD计数器的使能

module top_module (
    input clk,
    input reset,
    output OneHertz,
    output [2:0] c_enable
); //
    wire [3:0] bcd0, bcd1, bcd2;
    assign c_enable[0] = 1'b1;
    assign c_enable[1] = bcd0 == 9;
    assign c_enable[2] = c_enable[1] & bcd1 == 9;
    
    bcdcount counter0 (clk, reset, c_enable[0], bcd0);
    bcdcount counter1 (clk, reset, c_enable[1], bcd1);
    bcdcount counter2 (clk, reset, c_enable[2], bcd2);
    
    assign OneHertz = c_enable[2] & bcd2 == 9;
endmodule

4-digit decimal counter

建立一个四位数的bcd计数器，并输出十位、百位、千位的使能

module top_module (
    input clk,
    input reset,   // Synchronous active-high reset
    output [3:1] ena,
    output [15:0] q);
    assign ena[1] = q[3:0] == 9;
    assign ena[2] = ena[1] & q[7:4] == 9;
    assign ena[3] = ena[2] & q[11:8] == 9;
    
    bcd_counter u0(clk, reset, 1'b1, q[3:0]);
    bcd_counter u1(clk, reset, ena[1], q[7:4]);
    bcd_counter u2(clk, reset, ena[2], q[11:8]);
    bcd_counter u3(clk, reset, ena[3], q[15:12]);
endmodule

module bcd_counter(
    input clk,
    input reset,
    input ena,
    output reg [3:0] q
);
    always @(posedge clk) begin
        if(reset)
            q <= 0;
        else if(ena) begin
            if(q == 9)
                q <= 0;
            else
                q <= q + 1;
        end
    end
endmodule

12-hour-clock

建立一个12小时制的时钟，带一个am/pm指示器，复位将时钟设定为12:00AM，指示器pm为0时，表示AM，为1时，表示PM。

注意：11点过后为12:00，而不是0:00

下面波形展示了从11:59:59AM翻转到12:00:00PM和复位的波形。

在这里插入图片描述

解题思路：

秒、分的计时范围为00-59，用bcd计数器实现，个位数计数范围为0-9，直接用bcd计数器即可，十位数计数范围0-5，需要在溢出时用reset清零

时钟的计时范围为01-12，不太好用bcd计数器实现，所以单独写always解决

pm只需在11点跳转到12点时翻转即可

module top_module(
    input clk,
    input reset,
    input ena,
    output reg pm,
    output [7:0] hh,
    output [7:0] mm,
    output [7:0] ss); 
    
    wire [1:0] h_ena, m_ena, s_ena;
    
    assign s_ena[0] = ena;
    assign s_ena[1] = s_ena[0] & ss[3:0] == 9;
    assign m_ena[0] = s_ena[1] & ss[7:4] == 5;
    assign m_ena[1] = m_ena[0] & mm[3:0] == 9;
    assign h_ena[0] = m_ena[1] & mm[7:4] == 5;
    assign h_ena[1] = h_ena[0] & (hh == 8'h09 || hh == 8'h12);
    
    bcd_counter s0(clk, reset, s_ena[0], ss[3:0]);
    bcd_counter s1(clk, reset | m_ena[0], s_ena[1], ss[7:4]);
    bcd_counter m0(clk, reset, m_ena[0], mm[3:0]);
    bcd_counter m1(clk, reset | h_ena[0], m_ena[1], mm[7:4]);
    
    // h0
    always @(posedge clk) begin
        if(reset)
            hh[3:0] <= 2;
        else if(h_ena[0]) begin
            if(hh == 8'h12)
                hh[3:0] <= 1;
            else if(hh == 8'h09)
                hh[3:0] <= 0;
            else
                hh[3:0] <= hh[3:0] + 1;
        end
    end
    
    // h1
    always @(posedge clk) begin
        if(reset)
            hh[4] <= 1;
        else if(h_ena[1])
            hh[4] <= ~hh[4];
    end
    
    // pm
    always @(posedge clk) begin
        if(reset)
            pm <= 0;
        else if(h_ena[0] && hh == 8'h11)
            pm <= ~pm;
    end
endmodule

module bcd_counter(
	input clk,
    input reset,
    input ena,
    output reg [3:0] q
);
    always @(posedge clk) begin
        if(reset)
            q <= 0;
        else if(ena) begin
            if(q == 9)
                q <= 0;
            else
                q <= q + 1;
        end
    end
endmodule

Shift Registers

4-bit shift register

建立一个4bit的移位寄存器，右移，带异步复位、load、ena

module top_module(
    input clk,
    input areset,  // async active-high reset to zero
    input load,
    input ena,
    input [3:0] data,
    output reg [3:0] q); 
    always @(posedge clk, posedge areset) begin
        if(areset)
            q <= 0;
        else if(load)
            q <= data;
        else if(ena)
            q <= {1'b0, q[3:1]};
    end
endmodule

Left/right rotator

建立一个循环左移/右移寄存器，带load、移位使能，当ena为2'b01时右移，当ena为2'b10时左移，其他情况不移位

module top_module(
    input clk,
    input load,
    input [1:0] ena,
    input [99:0] data,
    output reg [99:0] q);
    always @(posedge clk) begin
        if(load)
            q <= data;
        else if(ena == 2'b01) // right
            q <= {q[0], q[99:1]};
        else if(ena == 2'b10) // left
            q <= {q[98:0], q[99]};
    end
endmodule

Left/right arithmetic shift by 1 or 8

建立一个64bit的算数移位寄存器，带load，该移位寄存器可以左移、右移1bit或8bit，算数右移时，左侧填充的是符号位，而不是0。左移时和逻辑左移没有区别，移位方向、移位多少是有amount决定的：

  • 2’b00: 左移1bit
  • 2’b01: 左移8bit
  • 2’b10: 右移1bit
  • 2’b11: 右移8bit
module top_module(
    input clk,
    input load,
    input ena,
    input [1:0] amount,
    input [63:0] data,
    output reg [63:0] q); 
    always @(posedge clk) begin
        if(load)
            q <= data;
        else if(ena) begin
            case(amount)
                2'b00: q <= {q[62:0], 1'b0};
                2'b01: q <= {q[55:0], 8'h00};
                2'b10: q <= {q[63], q[63:1]};
                2'b11: q <= {{8{q[63]}}, q[63:8]};
            endcase
        end
    end
endmodule

5-bit LFSR

LFSR: (linear feedback shift register)，线性反馈移位寄存器，通常有几个异或门来产生移位寄存器的下一个状态。实现如下图所示的5bit位宽LFSR，其在5和3位置处添加了taps(tap即表示该寄存器D端和q[0]进行异或，tap位置从1开始)：

在这里插入图片描述

module top_module(
    input clk,
    input reset,    // Active-high synchronous reset to 5'h1
    output reg [4:0] q
); 
    always @(posedge clk) begin
        if(reset)
            q <= 5'h1;
        else
            q <= {q[0], q[4], q[3] ^ q[0], q[2:1]};
    end
endmodule

3-bit LFSR

实现如下电路：

在这里插入图片描述

module top_module (
	input [2:0] SW,      // R
	input [1:0] KEY,     // L and clk
    output reg [2:0] LEDR);  // Q
    always @(posedge KEY[0]) begin
        LEDR[0] <= KEY[1] ? SW[0] : LEDR[2];
        LEDR[1] <= KEY[1] ? SW[1] : LEDR[0];
        LEDR[2] <= KEY[1] ? SW[2] : (LEDR[1] ^ LEDR[2]);
    end
endmodule

32-bit LFSR

实现一个32bit的LFSR，在第32、22、2、1位置添加taps，参考5-bit LFSR题目

module top_module(
    input clk,
    input reset,    // Active-high synchronous reset to 32'h1
    output reg [31:0] q
); 
    always @(posedge clk) begin
        if(reset)
            q <= 32'h1;
        else
            q <= {q[0], q[31:23], q[0] ^ q[22], q[21:3], q[0] ^ q[2], q[0] ^ q[1]};
    end
endmodule

Shift register

实现如下电路:

在这里插入图片描述

module top_module (
    input clk,
    input resetn,   // synchronous reset
    input in,
    output out);
    reg [3:0] taps;
    always @(posedge clk) begin
        if(~resetn)
            taps <= 0;
        else
            taps <= {in, taps[3:1]};
    end
    assign out = taps[0];
endmodule

Shift register

如下为n-bit的Shift Register：

在这里插入图片描述

编写一个模块实现上述电路，假设n=4，编写MUXDFF模块，在顶层实例化4个MUXDFF子模块，假设你要在DE2开发板上实现，端口对应如下:

  • R to SW
  • clk to KEY[0]
  • E to KEY[1]
  • L to KEY[2] and
  • w to KEY[3]
  • Q to LEDR
module top_module (
    input [3:0] SW,
    input [3:0] KEY,
    output [3:0] LEDR
); //
    MUXDFF u0(KEY[0], KEY[1], SW[0], KEY[2], LEDR[1], LEDR[0]);
    MUXDFF u1(KEY[0], KEY[1], SW[1], KEY[2], LEDR[2], LEDR[1]);
    MUXDFF u2(KEY[0], KEY[1], SW[2], KEY[2], LEDR[3], LEDR[2]);
    MUXDFF u3(KEY[0], KEY[1], SW[3], KEY[2], KEY[3], LEDR[3]);
endmodule

module MUXDFF (
	input clk,
    input E,
    input R,
    input L,
    input W,
    output reg Q
);
    always @(posedge clk) begin
        Q <= L ? R : (E ? W : Q);
    end
endmodule
学习就van事了
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
【自用向 刷题笔记/答案】HDLBITS: Circuits - Sequential Logic（不包括FSM
weixin_46928582的博客
07-18 822
2、由于大多数的逻辑器件的目标库内的 DFF 都只有异步复位端口，所以，倘若采用同步复位的话，综合器就会在寄存器的数据输入端口插入组合逻辑，这样就会一方面额外增加FPGA内部的逻辑资源，另一方面也增加了相应的组合逻辑门时延。1、使用异步复位的最大好处就是复位路径上没有延时，如上面的图所示，复位信号一直连接到触发器的复位端口，而不是像同步复位那样需要经过一个复位控制逻辑(如与门)，这样子就减少了外界信号的影响。低电平的复位信号到达触发器的复位端时，触发器进入复位状态，直到复位信号撤离。
HDLBits 系列（7）——Sequential Logic（Counters、Shift Registers、More Circuits）
Bronceyang的博客
09-09 3730
3.2 Sequential Logic 3.2.2 Counters 1.Four-bit binary counter module top_module ( input clk, input reset, // Synchronous active-high reset output reg [3:0] q); always @(posedge clk)begin if(reset)begin ...
（12）HDLBits-Circuits-Sequential Logic-Shift Registers
m0_58077663的博客
05-14 263
本文为本人在HDLBits-Circuits-Sequential Logic-Shift Registers上的学习记录
HDLbits笔记-Shift Registers
小虎哥的博客
04-13 545
4-bit shift register 题目：设计一个4-bit移位寄存器（右移），采用异步复位，同步load,enable模式。 （1）复位后，移位寄存器输出0； （2）load为高电平，将data[3:0]数据load进移位寄存器； （3）ena为高电平，移位寄存器右移一位； （4）q作为移位寄存器的输出； 如果load和ena信号同时有效，load信号优先级较高。 module top_module( input clk, input areset, // async active
数字集成电路课件（英文版）：chapter7Designing Sequential Logic Circuits.ppt
09-17
数字集成电路课件（英文版）：chapter7Designing Sequential Logic Circuits.ppt
Sequential-logic-circuits.rar_logic_说明及代码
09-21
本资料“Sequential-logic-circuits.rar”包含关于FPGA中时序逻辑电路的详细说明以及Verilog代码实现和仿真的内容。 Verilog是硬件描述语言（HDL）之一，用于描述数字系统，包括时序逻辑和组合逻辑电路。在Verilog...
数字逻辑设计及应用：chap7 Sequential Logic Design Principles.ppt
09-19
数字逻辑设计及应用：chap7 Sequential Logic Design Principles 基于本节课的内容，我们可以总结出以下几点重要的知识点： 一、顺序逻辑设计原则 * 顺序逻辑电路的设计原则是指在数字逻辑电路设计中，对于顺序...
HDLBits练习（十一）Circuits_Sequential Logic_Latches and Flip-Flops（1）
qq_43372982的博客
04-07 282
Dff 要求：描述一个D 触发器，由上升沿触发。 module top_module ( input clk, input d, output reg q ); always@(posedge clk) q <= d; endmodule Dff8 要求：描述一个8位D 触发器，由上升沿触发。 module top_module ( input clk, input [7:0] d, output [7:
Xilinx FPGA在线升级——升级思路
柳柳的博客
08-30 568
本文简述在线升级的思路
FPGA 时序逻辑 组合逻辑 连接 语句
lsh11111的博客
09-05 465
### 5.3.4 always `always` 块用于描述硬件电路中的时序逻辑或组合逻辑。括号里面的是敏感信号，当这些信号发生变化时，`always` 块中的代码会被执行。 - `always@(posedge Clk)`：括号中的敏感信号是 `posedge Clk`，表示在时钟信号 `Clk` 的上升沿时触发。这个通常用于时序逻辑。 - `always@(negedge Clk)`：表示在时钟信号 `Clk` 的下降沿时触发。 - `always@(*)`：这里的 `*` 表示所
FPGA开发：可编程逻辑器件概述
最新发布
qq_74114817的博客
09-05 229
PLD指Programmable Logic Device，翻译为"可编程逻辑器件"。是20世纪70年代发展起来的一种新的集成电路，是一种半定制的集成电路。PLD具有逻辑功能实现灵活。集成度高、处理速度快的特点。PLD就像是一个可定制的积木盒，里面装满了各种各样的"电子积木"（逻辑门、触发器、寄存器等）。这些积木在盒子里原本没有固定的连接方式，但你可以根据自己的想法，像搭积木一样，将它们连接起来，创造出各种形状的玩具（即实现各种逻辑功能）。
fpga图像处理实战-双线性插值算法（任意比例）
weixin_62953178的博客
08-31 711
【代码】fpga图像处理实战-双线性插值算法（任意比例）
ZYNQ MPSOC FPGA 仿真 教程
lsh11111的博客
09-05 276
**第一个周期**: 在时钟的第一个上升沿后，`A`输出2（常量），`B`输出1（`B`自增前是0），`result_o`输出1（因为`A`和`B`都是0，执行`result_o = A + B + 1'b1`）。- **仿真波形图**: 在进行硬件设计时，仿真波形图是用来验证电路的正确性和功能的工具。- **第二个周期**: `A`继续输出2，`B`更新为2（上一个周期中`B`自增后的值），`result_o`输出4（此时`A=2`，`B=1`，加上1'b1）。
太速科技-VC709E 基于FMC接口的Virtex7 XC7VX690T PCIeX8 接口卡
Orihard_的博客
09-05 300
本板卡基于Xilinx公司的FPGA XC7VX690T-FFG1761 芯片，支持PCIeX8、两组 64bit DDR3容量8GByte，HPC的FMC连接器，板卡支持各种FMC子卡扩展。软件支持windows，Linux操作系统。1路QSFP+ @4X10Gbps， 1路SFP+ @10Gbps。HPC中LA，HA，HB全部接口和DP0~DP7 8路高速接口。PCIe V3.0 XDMA 测试FPGA程序，DDR测试、光纤测试、PCIe IO模式测试。根据子卡型号提供对应的测试接口程序。
fpga图像处理实战-双线性插值算法
weixin_62953178的博客
08-29 344
【代码】fpga图像处理实战-双线性插值算法。
[米联客-XILINX-H3_CZ08_7100] FPGA程序设计基础实验连载-29基于FPGA实现触摸屏实验
米联客(milianke)
09-05 692
通过对触摸液晶的硬件分析和驱动代码分析，笔者发现只要通过I2C接口实现对触摸液晶寄存器的控制和访问一样可以实现液晶屏的触控。笔者前面已经编写了非常好的I2C控制器，实现了EEPROM和RTC时钟芯片的读取，那么在本文中，我们也可以利用这个控制器实现和液晶屏触控芯片的通信。
FPGA第 10 篇，Verilog 中的运算符和分支语句
weixin_65793170的博客
09-05 367
⭐我们都知道Verilog 作为一种硬件描述语言，不仅用于设计和仿真数字电路，还为开发者提供了强大的工具，用于控制和优化硬件的行为。其中运算符和分支语句是 Verilog 中的两大核心组成部分，它们负责执行逻辑操作、数学运算以及决定逻辑流的控制。 运算符 在 Verilog 中用于进行各种计算和逻辑操作，它们类似于软件编程中的运算符，但特定于硬件操作，涵盖了算术、逻辑、按位操作、移位操作和条件表达式等。通过运算符，设计者可以高效地描述复杂的数字逻辑和信号处理过程。 分支语句 则用于控制电路的行为
fpga入门名词（1）
2302_80667342的博客
09-05 576
在 FPGA（现场可编程门阵列）设计中，LCA（逻辑单元阵列）通常由几个关键组件构成，包括 IOB、CLB 和 Interconnect。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值