systemverilog中$monitor使用

 

在SV中$monitor的使用格式与$display相同，语义上有所不同，$display是将双引号中的参数列表内容打印出来，而$monitor是在参数列表发生改变的时候，将参数列表内容打印出来。

如果同时使用两个$monitor函数，那么会发生冲突

module Mon;
    bit[7:0] addr;
    bit[7:0] data;
    
    initial begin
        for(int i=0;i<5;i++) begin
            #10ns;
            addr = i;
            data = i;
        end
    end
    initial begin
        $monitor("@ %0t : addr is %0h",$time,addr);
        $monitor("@ %0t : data is %0h",$time,data);
    end
endmodule

输出如下：只输出第二个$monitor的结果

这样的话，需要改写成：

initial begin
    $monitor("@ %0t :addr is %0h\udata is %0t",$time,addr,data);
end

在使用$monitor进行打印的时候，要加上-timescale=1ns/1n的编译选项，否则打印有问题，如下所示，

只输出了最后一个值，并且方针时间也有问题。