HDLBits—FSM onehot

最新推荐文章于 2024-07-27 22:24:06 发布

柠檬酸～

最新推荐文章于 2024-07-27 22:24:06 发布

阅读量152

点赞数

文章标签：其他

本文链接：https://blog.csdn.net/m0_67893904/article/details/123834006

版权

这篇博客介绍了如何使用Verilog设计一个具有1个输入和2个输出的状态机。状态机采用独热编码，逻辑实现中详细定义了每个状态向下一个状态的转移条件，并给出了当前状态下的输出计算。状态机的转换和输出逻辑完全由输入信号in控制，展示了组合逻辑在状态机设计中的应用。

摘要由CSDN通过智能技术生成

给定以下状态机，假设此状态机使用独热编码，此状态及具有1个输入和2个输出：

解题关键想法是：对于一个状态机，有当先状态和下一个状态，以及当前输出。且该题是单纯组合逻辑实现

module top_module(
    input in,
    input [9:0] state,
    output [9:0] next_state,
    output out1,
    output out2);
    always@(*)begin
        next_state[0] = (state[0]|state[1]|state[2]|state[3]|state[4]|state[7]|state[8]|state[9])&(!in);
        next_state[1] = (state[0]|state[8]|state[9])&in;
        next_state[2] = state[1]&in;
        next_state[3] = state[2]&in;
        next_state[4] = state[3]&in;
        next_state[5] = state[4]&in;
        next_state[6] = state[5]&in;
        next_state[7] = (state[6]|state[7])&in;
        next_state[8] = state[5]&!in;
        next_state[9] = state[6]&!in;
        out1 = state[8]|state[9];
        out2 = state[7]|state[9];
    end
endmodule

其中state[ i ]代表了每个状态机当前状态，next_state[ i ]代表每个状态机下一个状态，out1、out2为当前状态时的输出，从state[ i ]跳转到哪个next_state[ i ]是通过in进行选择实现的