问题场景:
提示:这里简述项目相关背景:
在vivado中写Verilog文件时,语法提示redeclaraion of ansi port ‘oGPIOout’ is not allowed警告
问题描述
源代码:
module apb_gpio #(
//ADDR Parameters
parameter ADDR_GPIO = 32'h0000_0000,
...
parameter OFFSET_GPIO_OEN = 4'hC
) (
// APB Signal
input iPCLK ,
...,
output [31:0] oGPIOout
);
reg [31:0] oGPIOout ;//报警告的地方
原因分析:
代码中对oGPIOout
的端口声明是分两步进行的
解决方案:
代码修改如下:
module apb_gpio #(
//ADDR Parameters
parameter ADDR_GPIO = 32'h0000_0000,
...
parameter OFFSET_GPIO_OEN = 4'hC
) (
// APB Signal
input iPCLK ,
...,
output reg [31:0] oGPIOout
);