后仿真中《SDF反标必懂连载篇》之 ＜INTERCONNECT/IOPATH＞ 到底反标电路路径是哪里

对于SDF  INTERCONNECT ENTRY 描述，我们在之前的文章有详解。大家对它的概念，已经有了初步了解，初步印象。但是，大家有没有考虑过：在复杂的网表代码里面，两个pin 之间通过wire 相连接，有可能还要跨越上一级层次结构，那么此时 这段delay 究竟标注的是哪两个点之间的延迟数据信息呢？ 读万卷书，行万里路。 即便做个后仿真的朋友，也未必真正研究过这个东西。可能反标没有问题，或者后仿真中没有遇到真真切切的难题，印象不深刻。

实践很重要。 

今天，仔细研究了一下SDF INTERCONNECT / IOPATH 延迟数据信息，究竟反标的是哪一路径延时？ 究竟在电路上一段段如何表现出延迟现象的呢？

一  IOPATH 

如上图，假设它是一个与门电路。有两