setup和hold的检查也有可能发生在任意两个数据端口,其中不包括时钟端口。
我们将其中一个端口(pin)设置为约束端口(constrainted pin),就像触发器中的数据端口;将另一个一个端口(pin)设置为相关端口(related pin),就像触发器中的时钟端口。
我们来看看setup check有什么区别:
- data to data的setup check会是同一个时钟沿,即其launch和capture会在同一个时钟沿。
- 因此,data to data的setup check也叫做zero-cycle 或 same-cycle check
data to data check 使用 set_data_check命令进行约束
set_data_check -from SDA -to SCTRL -setup 2.1
set_data_check -from SDA -to SCTRL -hold 1.5
data to data check 可以很方便的用于需要明确两对应信号之间到达时间的自定义模块。一个常见的情况就是,数据信号被使能信号控制,那么我们需要确保数据信号到达前使能信号是稳定的。由于data to data的setup check中launch和capture会在同一个时钟沿,我们以下面电路为例,看一看时序报告:
这里我们设置的是
set_data_check -from SDA -to SCTRL -setup 1.8
set_data_check -from SDA -to SCTRL -hold 1.0
则setup check的时序报告为:
由于data to data check的特殊性,其hold check会有些不同。其时序报告如下:
其中,时钟周期为10。是由于工具的默认特性造成的。与半周期检查较相似。
有时候,设计者希望在同一个边沿进行holdcheck,这个时候,我们使用以下命令完成效果:
set_multicycle_path -1 -hold -to UAND0/A2
其时序报告为:
另一方面,data to data check也可以用来约束数据不变化的时间:我们通过在上升沿进行setup check和在下降沿进行hold check,可以有效定义一个数据保持(no-change)窗口。
set_data_check -rise_from D2 -to D1 -setup 1.2
set_data_check -fall_from D2 -to D1 -hold 0.8