DC/PT如何得到不同VT type cells的比例

已于 2024-11-07 11:21:57 修改
阅读量955 收藏 9
点赞数 5
分类专栏： EDA 文章标签： STA 笔记
于 2024-09-24 10:52:12 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_34326957/article/details/142483631
版权

文章目录

一、report_threshold_voltage_group

在Design Compiler中，可以使用report_threshold_voltage_group指令得到cells的usage信息。
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
需要注意的是，需要先用set_attribute定义threshold voltage group。

例如得到不同VT type cells ratio指令如下（示例）：

set_attribute [get_libs *_svtssgnp*] d
最低0.47元/天 解锁文章
ICC2：限制LVT比例
m0_61544122的博客
03-08 2090
在优化过程用，如果要禁用某种VT可以直接对其使用dont use，如下示例: set_attribute -objects [get_lib_cells *_lvt*/*] -name dont_use -value true 但，在某些高频设计中，完全不用lvt也很难收敛时序，所以工具提供一种软约束，可以用但尽量少用，如下示例。 set_attribute [get_lib_cells */*HVT*] threshold_voltage_group HVT set_attribute [get_
ICC2 user guide（三）Clock Tree Synthesis
m0_61544122的博客
06-07 8857
ICC2（三）Clock Tree Synthesis user guide解析
低功耗实现——常用EDA工具中Multi-VT的实现方法
qq_36480087的博客
04-14 2092
从Synopsys Multi-VT实现过程主要是在逻辑综合（Logic Synthesis）阶段。DC完成Multi-VT的实现，主要是在target_library中找出可以使用的所有逻辑单元，并在满足时序约束的情况下，使用最低leakage power的单元进行实现。 其实现步骤可以如下： #读入不同VT的逻辑单元作为target library，当DC有充分的选择空间 set_target_library {dbtcbn90lphdbwptc.db dbtcbn90lphdbwphvttc.db
DC或PT相关概念、命令（Tcl）
Jackiezhang1993的博客
08-19 5191
1、关于Cell Count​​​ ①leaf cell = sequential cell + combination cell ②利用sizeof_collection命令去抓取hier_cell、leaf_cell以及当前设计的总cell数。 ③A cell is an instance of a netlist logic object, which can either be a leaf-cell or a hierarchi...
DC综合常用命令
q774318039a的博客
05-29 1422
【代码】DC综合常用命令。
IC设计中的DC综合学习记录——模板记录
u011974971的博客
03-13 6065
DC综合的学习记录——模板记录
UPF与低功耗设计实现实例 -- 附UPF与DC综合脚本
hungtaowu的博客
10-11 1万+
原文链接：https://www.eefocus.com/industrial-electronics/473034 本文摘自《数字集成电路低功耗物理实现技术与 UPF》 孙轶群 sun.yiqun@nationz.com.cn 国民技术股份有限公司 Nationz Technologies Inc 4.0 低功耗设计实现实例 这里提供一个 DEMO（pl8051_extend_chip），可以使读者更快的理解低功耗设计的基础。下图所示，是该设计的功能结构图： 图 4.1 pl8051_extend_c
dc_shell的report_xx和trace网表get_nets -of 及all_fanin/out
cy413026的博客
08-30 2949
可以到网上一一查询，也可以到pc_shell里man 各种命令常用的report_timing，report_disable_timing，report_clock。
power相关：（五）门级电路低功耗设计优化
d_b_的博客
12-14 1749
（1）门级电路的功耗优化综述 　　门级电路的功耗优化(Gate Level Power Optimization，简称GLPO)是从已经映射的门级网表开始，对设计进行功耗的优化以满足功耗的约束，同时设计保持其性能，即满足设计规则和时序的要求。功耗优化前的设计是已经映射到工艺库的电路，如下图所示：  　　　　 　　门级电路的功耗优化包括了设计总功耗，动态功耗以及漏电功耗的优化。对设计做优化时，优化的优先次序如下：  　　　　 由此我们可以...
Synopsys Multivoltage Flow User Guide（汉化笔记）
m0_61544122的博客
07-24 2096
multivoltage flow
DC常用命令详解
10-07
文件包含了DC的常用命令，对于刚接触DC的小白很有帮助哟。
[linux]基于Ubuntu24.04原内核6.8.0升级到6.9.0
06-11 3944
2、编译报错，在编译的过程碰到编译失败，不会像原来老的内核版本会报哪个文件哪行出问题，直接什么也没有，看不见（估计是方法不对），这个问题有点困扰，我直接apt update把内核升级，后边乱搞一通，不知怎么的这个问题又好了。3、机器性能不太好，编译可能比较耗时，一般是开始编译，然后跑出去搞其他事，或者看视频等等。1、编译的时候缺库，一般根据出错的原因百度或者其他搜索解决，这种问题容易些；
【芯片前端】第一次看DC综合报告时看些什么内容
热门推荐
moon9999的博客
03-12 1万+
前言 最近又要频繁的看DC综合报告，发现之前的东西忘得是差不过了，因此用这篇文章用来做下笔记，记录下第一眼看DC综合报告时看些什么内容。 看那个报告 这是第一次综合完之后的终极问题，我根本不知道应该看那个报告。进行完综合后，就可以在report目录下得到各类综合结果报告，具体有哪些文件这取决于在综合tcl配置中设置了哪些项，比如像我这样设置： report_timing -delay max -max_paths 1 > $timing_report report_timing -delay
芯片低功耗设计实现upf编写指南（附低功耗项目案例）
最新发布
weixin_37584728的博客
11-07 1363
芯片低功耗设计实现upf flow编写指南（附低功耗设计项目案例）
PrimeTime指南——合理设置约束
沧海一升的博客
09-14 6877
确定设置的约束是否合理，并对出现的时序检查相关警告进行debug
fix leakage脚本
seu他山之石的博客
05-28 595
芯片的PPA追求是无止境的，因而在修时序的过程中我们需要对设计修复leakage，降低芯片的静态功耗。以下分享一个典型的leakage脚本。
vivado HDL编码技术
cckkppll的博客
02-14 966
vivado HDL编码技术
（数字IC）低功耗设计入门（六）——门级电路低功耗设计优化
weixin_34257076的博客
05-28 1239
三、门级电路低功耗设计优化 　　（1）门级电路的功耗优化综述 　　门级电路的功耗优化(Gate Level Power Optimization，简称GLPO)是从已经映射的门级网表开始，对设计进行功耗的优化以满足功耗的约束，同时设计保持其性能，即满足设计规则和时序的要求。功耗优化前的设计是已经映射到工艺库的电路，如下图所示：  　　　　 　　门级电路的功耗优化包括了设计总功耗，动态功耗以...
芯片综合(DC)实用小技巧
seuwilson的博客
09-02 6467
用DC难免会用到各种各样的TCL命令，对其有一个熟练的了解，可以在做综合的时候事半功倍 注意：DC的TCL是在标准TCL上定制的。所以会和标准TCL有一定的不同，比如：DC-TCL会有物集的概念 详细的DC-TCL信息可以查看synopsis的dc tool commands 1.获取整个设计所有的register数目 set reg_num 【all_register】 ;#all_
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值