VHDL文字规则

VHDL文字规则

数字

"=>" 有“于是，then” 的意思
d1 <= 10#170#; --向d1赋值10#170#（十进制表示，等于170）
d2 <= 16#FE#; --(十六进制表示，等于254)
d1 <= 2#1111_1110#; --(二进制表示，等于254)
d1 <= 8#376#; --(八进制表示，等于254)
d1 <= 16#A#E3; --(十六进制表示，等于16#A000#)

字符串

字符是用单引号括起的ASCII字符，可以是数值，也可以是符号或字母
（1）文字字符串使用双引号括起的一串字，如："ERROR"
（2）数字字符串也称位矢量。是预定义的数据类型BIT的一位数组。

数据对象

常量

常数的定义和设置主要是为了使程序更容易阅读和修改。
常数定义语句允许的设计单元有：实体、结构体、程序包、块、进程和子程序。

变量

变量是一个局部量，只能在进程和子程序中使用。

信号

信号是描述硬件系统的基本数据对象。信号可以作为设计实体中并行语句模块间的信号交流通道。
信号与实体的端口（PORT）概念一致的