标志信号(flag)

本文介绍了在FPGA开发中如何利用标志信号(flag)来简化代码和节省逻辑资源,具体应用包括带标志信号的计数器和六分频、五分频设计,强调了标志信号在指示状态时的重要性。
摘要由CSDN通过智能技术生成

标志信号(flag)

脉冲标志信号( flag),它可以减少代码中 if 括号内的条件让代码更加清晰简洁,而且当需要在多处使用脉冲标志信号的地方要比全部写出的方式更节约逻辑资源,脉冲标志信号在指示某些状态时是非常有用的,当大家以后在实现相对复杂的逻辑功能时注意想到使用脉冲标志信号,后面我们还会介绍到另一个有用的信后——使能信号。

带标志信号的计数器

在这里插入图片描述

module counter
#(
parameter CNT_MAX = 25'd24_999_999
)
(
	input wire sys_clk , //系统时钟 50Mh
	input wire sys_rst_n , //全局复位
	output reg led_out //输出控制 led 灯
);

//reg define
	reg [24:0] cnt ; //经计算得需要 25 位宽的寄存器才够 500ms
	reg cnt_flag;
	
//cnt:计数器计数,当计数到 CNT_MAX 的值时清零
	always@(posedge sys_clk or negedge sys_rst_n)
		if(sys_rst_n == 1'b0)
			cnt 
  • 1
    点赞
  • 2
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 2
    评论
评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

傻童:CPU

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值