ila、dbg_hub、jatg时钟关系

最新推荐文章于 2024-04-10 21:46:13 发布

Ysu-Slade

最新推荐文章于 2024-04-10 21:46:13 发布

阅读量5k

点赞数 11

分类专栏： vivado fpga 文章标签： fpga verilog vhdl

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/smile_boy3/article/details/118854466

版权

vivado 同时被 2 个专栏收录

6 篇文章 2 订阅

订阅专栏

2 篇文章 1 订阅

订阅专栏

、 ila，dbg_hub，jatg时钟关系，一个测试可以有多个ila模块，根据测试信号的输入输出频率不同，ila采样时钟频率也随之变化，多个ila模块会连到一个dbg_hub上，所以我们要分清楚他们时钟之间的关系，dbg_hub的时钟要大于等于最大时钟ila模块的时钟，否则下载bit文件到板卡上不会出现ila逻辑分析调试界面。
还会碰到的一个问题就是bit文件下载进去了，出来ila逻辑分析调试界面了，但是采集不到信号变化，没有wave，这时候就要考虑jatg时钟了，jatg时钟信号要小于ila和dbg_hub时钟。
综上所述 dbg_hub >= ila时钟 > jatg时钟，只有满足这个关系，才会正常下载分析。
下面是两个例子“PrSl_LFClk_o”是一个降频时钟，接线如下图所示：
时钟关系：dbg_hub = ila1 > ila0
在这里插入图片描述

jatg时钟设置方法，生成bit文件后，open new target —>next —> connect to local server 点击next，然后就可以选择jatg Clock frequency，完成操作
在这里插入图片描述

关注

11
点赞
踩
80

收藏

觉得还不错? 一键收藏
1
评论
ila、dbg_hub、jatg时钟关系

ila，dbg_hub，jatg时钟关系，一个测试可以有多个ila模块，根据测试信号的输入输出频率不同，ila采样时钟频率也随之变化，多个ila模块会连到一个dbg_hub上，所以我们要分清楚他们时钟之间的关系，dbg_hub的时钟要大于等于最大时钟ila模块的时钟，否则下载bit文件到板卡上不会出现ila逻辑分析调试界面。还会碰到的一个问题就是bit文件下载进去了，出来ila逻辑分析调试界面了，但是采集不到信号变化，没有wave，这时候就要考虑jatg时钟了，jatg时钟信号要小于ila...
复制链接

扫一扫

专栏目录

评论 1

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。