vivado学习——仿真

本文介绍了如何使用Vivado进行Verilog代码的仿真验证。通过创建仿真文件tb_Fre.v,设置时钟和复位信号,然后调用设计模块FreDivDou进行仿真。仿真运行后,观察不同输出信号的频率,如div2_o、div3_o、div4_o、dou2_o和dout3_o,以验证设计的正确性。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

erilog的代码编写完成了,代码是否正确,需要经过仿真的验证。

打开FreDivDou的工程,

点击Sources中的“+”,

选择添加仿真文件,点击“Next”,

点击“Create File”,

File Type选择Verilog,File name填写仿真文件名称,点击OK,

点击Finish,

点击OK,

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值