fpga 如何用VIO

      在硬件调试过程中，经常会遇到这种情况。我们需要抓的时序可能刚上电的时候就有，等我们开始抓取波形的时候，该时序已经不能正常获取了。这就需要我们添加一个VIO ，下载完代码以后，触发VIO 产生一个使能信号，用该使能信号做逻辑触发，抓取时序波形。

   

 

 

 

将上述IP核生成好，添加到代码中。测试的时候，输出默认是0，运行VIO 以后输出1 。用1 做触发，做逻辑的使能信号。

vio_0 vio_db_respone (
  .clk(log_clk),               
  .probe_out0(dout)  
);    

 

正常编译把bit文件和debug文件下载到FPGA中。

在界面vio中右键信号进行设置toggle button。