温度反转效应（文末附2018数字IC后端最新校招笔试题目）
文章右侧广告为官方硬广告，与吾爱IC社区无关，用户勿点。点击进去后出现任何损失与社区无关。
最近发现小编公众号的历史推文已经几乎覆盖了整个数字后端设计实现的方方面面。可能是每篇文章中涉及到比较多知识点的缘故。突然发现能写的东西有限了。后续小编可能会尝试从不同角度来看待一些老问题，也会引入数字 IC 后端设计实现中的一些基本概念。另外后续的主要精力会放在小编的知识星球上。
温度反转效应
首先引入 MOS 管电流公式 Id=1/2uW/L(Vgs-Vth)2*。从电流公式中得出，电流 Id 的大小分别与迁移率 u，管子宽长比 W/L，以及（Vgs-Vth）值有关系。
Delay =(Cout*VDD)/Id，其中 Cout 为 Drain 的电容值，VDD 为供电电压，Id 为漏电流。
而从**U（T）=u(300)(300/T)m ，Vth(T) =Vth(300)-k(T-300)**得知，迁移率 u 和阈值电压 Vth 都随着温度的升高而变小。所以从电流公式得出，随着温度的升高，Id 值可能变大也可能变小。下面分别讨论这两种可能性。
- Id 减小（delay 变大）
在 40nm 及以上工艺时，由于供电电压比较高，虽然 Vth 随着温度的升高而减小，但 Vgs-Vth 足够大，几乎为固定常数，因此此时 Vth 对 Id 的影响可以忽略不计，迁移率 u 的变化对 Id 占主导作用。
- Id 变大（delay 变小）
在 40nm 及以下工艺时，由于供电电压较低，Vgs-Vth 的变化率较迁移率 u 的变化率更大，即此时阈值电压 Vth 的变化占主导作用。因此，随着温度的升高，漏电流 Id 变大，delay 变小。
所以，在 40nm 及以上工艺时，cell delay 随着温度的升高而变大。在做 timing signoff 时，setup signoff 的 corner 只需选 cworst_125，hold corner 选取 cbest_m40 即可。
但是在先进工艺中，cell delay 不再简单随着温度的升高而变大，而是在低温时 cell delay 反而会更差，如上图所示。我们把这种现象称之为温度反转效应。 因此，在先进工艺中，setup signoff 的 corner 不仅仅是 cworst_125，更需要检查 cworst_m40 这个 corner，而且 cworst_m40 这个 corner 下 cell delay 是最大的。
针对 40nm，一般有 5 种 corner，如下图所示。
2018 年某公司校园招聘笔试题目：
电路结构如上图所示：Delay: 所有 buffer, E->ECK, CK/CKN->Q,G1/G2, delay 均为 1， 所有 net delay 0。
FF1~FF3: setup 3, hold 3 ICG1: setup 3,hold 3
a) clock 定义如下，计算电路中所有 path 的 setup/hold slack 分别是多少？
create_clock–name CLK –period 10 –waveform {0 4} [get_ports CLK]
b) 加上以下设置，请重新计算电路中所有 path 的 setup/hold slack？
set_timing_derate–early–cell_delay 0.8
set_timing_derate–late–cell_delay 1.2
这道题其实是考察 setup,hold 的基本概念以及考虑 OCV 效应的 setup 和 hold 的简单计算。之所以拿出这道题，是由于这道题的特殊性，第一是给出的时钟占空比并不是 1:1，第二是给出的电路图中涉及到half cycle 的概念。
对于这道题的所有知识点，小编在公众号均有推送过，如果你是公众号的铁杆粉丝，我相信你一定能做好这道题目，也一定可以如愿找到自己满意的工作。如果你对这道题的答案不是很清楚，欢迎前往小编知识星球提问（这道题如果不会做，千万别说自己是做后端的，更别说是小编的铁杆粉丝）。
小编知识星球简介：
在这里，目前已经规划并正着手做的事情：
-
ICC/ICC2 lab 的编写
-
基于 ARM CPU 的后端实现流程（已经发布）
-
利用 ICC 中 CCD（Concurrent Clock Data）实现高性能模块的设计实现（已经发布）
-
基于 ARM 四核 CPU 数字后端 Hierarchical Flow 实现教程（准备中）
-
时钟树结构分析
-
低功耗设计实现
-
定期在星球布置作业题（星球已经支持布置作业功能）
在这里，各位可以就公众号推文的内容或者实际项目中遇到的难题提问，小编会在 24 小时内给予解答（也可以发表你对数字后端设计实现中某个知识点的看法，项目中遇到的难点，困惑或者职业发展规划等）。
反正它是一个缩减版的论坛，增强了大家的互动性。更为重要的是，微信有知识星球的小程序入口。星球二维码如下，可以扫描或者长按识别二维码进入。目前已经有六十二星球成员，感谢这六十二 ****位童鞋的支持！欢迎各位铁杆粉丝加入！终极目标是打造实现本知识星球全员年薪百万的宏伟目标。 （星球的门槛将会越来越高，有需求的朋友趁早上车）****
相关文章推荐
教你彻底搞懂 ARM Cortex-A75 CPU 的数字后端实现报告
低功耗设计实现中 secondary power pin 的连接方法汇总
项目后期踩到这些坑，原来可以这么简单处理！（数字后端实现救火篇）
想要彻底掌握 placement 各种技巧，这个一定可以如你所愿！
教你轻松玩转天线效应 (Process Antenna Effect)
深度解析 Create_clock 与 Create_generated_clock 的区别
clock jitter 是否对 hold time 有影响？（文末有福利）
为什么时钟树上要用 clock inverter(min pulse width check)
PBA（Path Base Analysis）想说爱你不容易（静态时序分析基础篇）
【惊呆了！】你居然还在用 flatten 方式进行 timing signoff
合理的时钟结构能够加速 Timing 收敛（时钟树综合中级篇）
【机密】从此没有难做的 floorplan(数字后端设计实现 floorplan 篇)
听说 Latch 可以高效修 hold 违例（Timing borrowing 及其应用）
秒杀数字后端实现中 clock gating 使能端 setup violation 问题
教你轻松调 DCT 和 ICC 之间 Timing 与 Congestion 的一致性
Scan chain reordering 怎么用你知道吗？
数字后端实现时 congestion 比较严重，你 hold 得住吗？
Final netlist release 前，你应该做好哪些工作?
深入浅出讲透 set_multicycle_path，从此彻底掌握它
数字后端实现时 congestion 比较严重，你 hold 得住吗？
时钟树综合（clock tree synthesis）基础篇
好了，今天的码字就到这里了，原创不容易，喜欢的可以帮忙转发和赞赏，你的转发和赞赏是我不断更新文章的动力。小编在此先谢过！与此同时，吾爱 IC 社区（52-ic.com）也正式上线了。吾爱 IC 社区（52-ic.com）是一个专业交流和分享数字 IC 设计与实现技术与经验的 IC 社区。如果大家在学习和工作中有碰到技术问题，欢迎在微信公众号给小编留言或者添加以下几种联系方式进行提问交流。
5833
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
