PCIE、USB3.0、SATA的耦合电容放置方式

最新推荐文章于 2025-03-08 21:38:26 发布
最新推荐文章于 2025-03-08 21:38:26 发布
阅读量1.6w 收藏 38
点赞数 5
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_45318168/article/details/106219256
版权
本文探讨了不同信号类型在电路板设计中耦合电容的使用原则，包括PCIE、USB3.0和SATA等高速信号的电容配置，以确保信号完整性和电路稳定性。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

标题所述的协议，有个别版本是直流耦合信号，则不需要添加耦合电容。
PCIE信号：每一路差分信号均要串一个0.1uF的电容，放置位置为靠近驱动端即TX端
USB3.0信号；0.1uF靠近TX
SATA：为了避免信号反射及过压保护防止芯片被损坏，0.01uF电容放在靠近连接器端。

什么舜
关注
PCIE自学笔记硬件篇+协议浅析
weixin_44987757的博客
02-20 1万+
1.前言 最近在学习 PCIE 总线协议，本文旨在笔记加深下自己的理解。如果你也是刚开始入门的朋友，希望能你有所帮助。水平有限，如有错误，望批评指正。 2.PCIE的演变 PCI的提出是为了解决当时的ISA/EISA,MCA,VLB等总线速度太慢,接口混乱不统一而提出的，但是随着CPU主频的不断提高，PCI总线的带宽越来越难以满足要求。关于PCIE总线的前身简单以下图示意，此处不做赘述。 PCIe是在PCI的基础上发展而来的。而PCI则是Intel在1992年提出的一套总线协议，用于高速设备之间的数据传输
SATA耦合电容浅析
qq_26815321的博客
07-05 1276
以前看到很多SATA参考设计上都会用到AC耦合电容，且电容值基本都是0.01uf，且为0402封装，下面就简单说一下这个电容的特点：SATA协议中，只有工作在Gen1i的host/device为直流耦合，无需加AC耦合电容，host和device可以直接连接，从而保持双方的DC共模电压，以确保操作性。而对于交流耦合的器件来说，就必须增加AC耦合电容。例如Gen1m, Gen1u, Gen2i, Gen2m,Gen2u, Gen3i, and Gen3u的器件都为交流耦合。
USB3.0 AC耦合电容，ESD寄生电容要求，Layout等知识点
电子绿洲的博客
11-27 1939
在《Universal Serial Bus 3.0 Specification,Revision 1.0》的标准中，规定在host的TX端要放置耦合电容（范围是75nF~200nF），在devices的TX端也放置耦合电容（范围是75nF~200nF），host和device的RX端都不需要放置电容。
高速USB 3.0存储端设计注意点
01-21
超高速USB 3.0存储端设计三大注意点
PCB layout 布线规则（高速信号）
最新发布
智能车载硬件
03-08 1215
近期在进行车载以太网PCB设计，查询以太网芯片原厂PCB布线指导手册，回顾PCB布线过程，对以太网相关高速信号PCB布线规则进行总结和记录，以便学习、回顾、交流。
USB3.0只在SSTX信号放置AC耦合电容的疑惑与猜测
weixin_30887919的博客
07-20 5960
　　查看很多资料和电路图，发现在超高速差分信号中，只对SSTX信号放置AC交流耦合电容，对此很不理解，百度也没有百度出具体原因，只偶尔有看到说规范中是这样说的，好吧，实在没辙了，正好手中有此规范查阅规范，那就自己也找找看。一通乱找，终于看到了一点点信息，可是结果也是一样，只提到这样接，但是没有具体说明原因，当然本人英文能力有限，即使提到可能也找不到，尴尬尴尬啊！ 　　好了，在USB3.0 0.9...
PCIE和USB 耦合电容放置位置记录- 一般放置在TX端
ltqdxl的博客
02-07 4183
如下是个人猜测，很有可能是错误的，对于单独一个Host、Device来说，都只在TX信号接耦合电容，当Host与Device对接时，从整个链路来看，其实TX、RX都放置了AC耦合耦合电容，因为Host、Device的TX都是相对的，所以这样看就好了？综上：因为：连接器带来的信号干扰+去加重技术，导致低频信号幅度加剧衰减，没有和高频信号幅值同等衰减，信号整体“形状”发生畸变了，在这种情况下，要适当的调整低频信号衰减，因此，放置在tx端是非常必要的！同时都用的也存在，但是不建议这种用法，效果比较差！
高速差分信号（PCIe）的耦合电容为什么要放在TX端？
WP947529973的博客
04-20 7992
但是当距离不远时，区别不是特别大，因此，pcie标准中，对于板级的电容放置并没有要求。3、当加入连接器时，串扰和寄生电容/电感增加，互联线上损耗增多，其损耗减小了低频分量信号幅度，对于高频虽有减小但是减小幅度倍数没有低频多，如果放置在rx端，低频信号就衰减的太多了，但是，并不是不行；综上：因为：连接器带来的信号干扰+去加重技术，导致低频信号幅度加剧衰减，没有和高频信号幅值同等衰减，信号整体“形状”发生畸变了，在这种情况下，要适当的调整低频信号衰减，因此，放置在tx端是非常必要的！但是，也并不是不行；
PCIe TX端电容
filthyfrank的博客
02-18 4148
PCIe Tx端AC电容
AC耦合电容摆放：放驱动端好还是接收端好？
Huskar_Liu的博客
11-10 8696
交流耦合(AC COUPLED)是通过电容串联在线路中来完成的耦合 其实理想电容应该可以放在通道的任何一个地方。可是实际电路中的电容并非理想的，有寄生电感的存在，而且焊盘和换层过孔都是阻抗不连续点。 显然电容靠近接收端眼图品质更好。 为什么呢？ 个人认为可以将非理想电容看成一个阻抗不连续点，如果靠近接收端放，相同的反射係数下，信号经过通道衰减之后再反射会比一开始就反射的能量小。所以大多数的串列链路都要求靠接收端放。 AC耦合电容还有另外一个作用，就是提供过电压保护。所以更多的要求是靠近连接器放置，USB,
PCIe总线介绍
weixin_43859441的博客
12-29 1万+
PCIe总线介绍 2020年12月28日14:09:06 1. 辅助信号线 1.1 PERST#信号 该信号为全局复位信号，由处理器系统提供，处理器系统需要为PCIe插槽和PCIe设备提供该复位信号； PCIe设备使用该信号复位内部逻辑。当该信号有效时，PCIe设备将进行复位操作。PCIe总线定义了多种复位方式，其中Cold Reset和Warm Reset这两种复位方式的实现与该信号有关。 为了支持热插拔，在原理图设计时，在该引脚和GND之间接一个1000pF的电容，热插拔时能进行复位。 ​
Zynq-7000 SoC高速接口设计：PCIe与HDMI技术详解
文章首先概述了Zynq-7000 SoC的基本特性与高速接口的重要性，然后深入探讨了PCIe协议的基础知识、硬件设计要点以及软件驱动和配置方法。接着，对HDMI接口的技术原理、硬件设计及软件支持进行了详细介绍。文章还通过...
【PCIe连接器设计】：确保可靠性与兼容性的5个重要因素
![【PCIe连接器设计】：...本文首先概述了PCIe连接器设计的基本概念，并对PCIe标准与协议进行了深入的技术分析，涵盖了技术架构、物理层特征及电气特性。随后，文章重点探讨了确保PCIe连接器可靠性的设计考量，包括材料
高速接口布局指南：确保设计稳定性
对于USB、SATA、PCIe等高速差分信号线，文档详细解释了间距、对称性要求以及防止寄生电容的方法。 4. **平面布局技巧**： 包括避免空洞（voids）、不正确的平面分割信号路由、正确的缝合（stitching）连接和过孔...
使用 AC 耦合电容器进行 PCIe 布线
jkh920184196的博客
08-08 1712
在 PCIe 路由的情况下，除了标准中列出的交流耦合电容器之外，还有一些原因需要在差分对上放置交流耦合电容器。在本文中，我们将简要介绍在 PCIe 链路上放置耦合电容器的位置，以及将它们放置在 PCIe 链路上的原因。所有 PCIe 通道均以差分对的形式布线，具有定义的差分阻抗，并且通道的 Tx 侧需要 AC 耦合电容器。在大多数情况下，交流耦合电容器不会内置在接口的传输侧，因此需要将交流电容器放置在链路的某个位置。将 AC 耦合电容放置在靠近具有 PCIe 接口的系统控制器的 TX 对上。
PCIE3.0 DC blocking电容对信号完整性的作用
鹰飞天下
11-06 830
在将发送信号的直流偏置电平传递给接收端的系统中，通常使用串联直流阻塞电容器（又称耦合器）作为工业标准总线信号。这有助于来自不同IP供应商的具有不同直流偏置电平的SerDes设备在一个系统中互操作。然而，在数据流中运行1和0的差异会移动交流耦合信号的直流基线，并降低接收端采样的电路性能。因此，交流耦合只有在高度平衡的数据流中才能很好地工作，其中1和0的数量等于行限制中1或0的运行长度。...
高速信号SATA、PCIE、USB3.0等差分线串接0.1uf电容
热门推荐
weixin_43647094的博客
07-15 1万+
本文主要关于Mipi-CSI接口的通信协议，主要包括了介绍、术语、CSI的架构、属性、配置cmos，数据层、传输抽象层、控制等
USB3.0/3.1信号完整性分析仿真
小猪配齐电子设计
09-08 1万+
• 1.了解USB3.0通路的互连关系，解读原理图接口电路和PCB的互连电路。对USB布线的通路及阻抗进行检查和分析。 • 2.使用USB3.0实例文件提取互连线的S参数，选择SSRX+,SSRX-,SSTX+,SSTX-,D+,D-组的互连线，使用PowerSI,Clarity,3DFEM等工具提起关键网络的S参数。提取S参数以后需要分析S参数的互连特征，对S参数的结果开展评价。 • 3.使用SYSTEM SI USB3 Compliance工程向导模型，建立USB仿真实例框架，在框架BOLCK中带入S参
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值