同样的FIFO,不同的Data Order

在使用Xilinx FPGA时常用的两种FIFO例化方法包括使用IP Catalog和使用XPM。两种方法各有优缺点,个人更倾向于使用XPM的方式。使用这种方式可以非常方便的传递参数,修改设计时不像IP Catalog生成的FIFO那样繁琐。

当FIFO的WRITE_WIDTH和READ_WIDTH相同时,两者使用时没有任何不同。但是当FIFO的输入输出端口位宽为非对称时,两者具有非常显著的区别,使用时要格外注意

以WRITE_WIDTH : READ_WIDTH = 1 : 4为例,向IP Catalog FIFO写入的数据首先填充高位。比如写入顺序为2'b00、2'b01、2'b10、2'b11,那么读出的数据为8'b00011011。在pg057中有详细说明。

而XPM FIFO的顺序却刚好相反,写入数据首先填充低位。写入顺序为2'b00、2'b01、2'b10、2'b11,那么读出的数据为8'b11100100,在设计中尤其注意。

  • 2
    点赞
  • 3
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值