Layout of the chip

Carol0630

已于 2022-05-09 23:51:31 修改

阅读量1.2k

点赞数 4

分类专栏：版图学习文章标签：单片机 stm32 硬件工程

于 2022-05-09 23:28:09 首次发布

本文链接：https://blog.csdn.net/Carol0630/article/details/124678092

版权

版图学习专栏收录该内容

16 篇文章 16 订阅

订阅专栏

在任何一个版图设计中,最初的任务是做一个布局图。首先,这个布局图应尽可能与功能框图或电路图一致,然后根据模块的面积大小进行调整。举例来说,一个多级放大器的底层电路,应该排在一行上,这样射频的输入和输出部分就位于芯片的两头,从而减小由于不可预见的反馈而引起的不稳定。
所有的集成电路最终都要连到外部世界。这是通过连接芯片上的焊盘(Pad)和衬底上的微带线来实现的。所以,设计布局图的一个重要的任务是安排焊盘。一个设计好的集成电路应该有足够的焊盘来进行信号的输入/输出和连接电源电压及地线。此外,集成电路必须是可测的。最后的测试都是将芯片上的输入/输出焊盘和测试探针或封装线连接起来。
对于在晶片上(On-Wafer)的测试,探针、探针阵列或共面探针将与芯片上的焊盘相连接,这样信号就能加到芯片上并能从芯片上测试到输出信号。焊盘的排列有两种情况:第一种,由系统特定用途决定或由客户给定,在这种情况下,电路设计者基本上没有选择的余地,这种集成电路的测试可能需要客户给定的探针阵列:另一种情况就是焊盘的排列可以由电路设计者自己给定,在这种情况下,焊盘的排列应该使制造出的芯片尽可能容易地以较低的代价完成测试,有效的途径就是尽可能利用现有的探针阵列和探头。
可用的探头都有自身的机械和电路性能,这样就需要一系列的版图设计规则。版图规则的机械方面包括焊盘的大小、钝化窗的大小、焊盘的间距及为探头移动保留的空间等。大多数芯片最终以封装形式应用于系统。如果一种芯片要特大批量生产,设计专用的封装形式就是必需的。通常,最有效的是选用已有的标准封装载体和引脚排列。这时,就需要根据标准载体的引脚排列来安排焊盘。作为一个实例,图7.18所示为一个光纤通信系统用限幅放大器的系统框图。它包括级输入缓冲、4级放大单元、一级输出缓冲和一个失调电压补偿回路。该例采用全差分、全对称的电路结构,级与级之间直接耦合
在这里插入图片描述

在这里插入图片描述

版图设计注意事项

在正式用Cadence画版图之前,一定要先构思,也就是要仔细想一想,每个品体管打算怎样安排,晶体管之间怎样连接,最后的电源线、地线怎样走。输入和输出最好分别布置在芯片两端。例如,让信号从左边输入,右边输出,这样可以减少输出到输入的电磁干扰。对于小信号高增益放大器,这一点特别重要,设计不当会引起不希望的反馈,造成电路自激。

mos管

MOS管的尺寸(栅长、栅宽)是由电路模拟时定下来的,画MOS管时应按照这些尺寸进行。但是当MOS管的栅宽过大时,为了减小栅电阻和栅电容对电路性能的影响,需要减小每个MOS管的栅宽,为达到所需的总栅宽可以采用并联的方式,或者采用多栅指结构的版图,即MOS管共用源区与漏区的版图形式,如图7.20所示,两个MOS管并联后共用一个漏区。多栅指结构的MOS管版图不改变原来晶体管的栅长与栅宽,但是带来了更多的优点。
在这里插入图片描述

另外,对于NMOS管,应当充分保证其衬底接地,而PMOS管应当保证其衬底充分接高电平,特别是MOS管流过大电流时,应该在管子周围形成隔离环进行保护。

电阻

电阻可以用不同的材料形成,可选择性很大,设计者可根据所需电阻值的大小、阻值的精确度、电阻的面积等来确定选用何种电阻。对于电阻宽度,也需要考虑,保证可以流过足够大的电流,防止电阻被烧坏。

对于差分形式的电路结构,最好在版图设计时也讲究对称,这样有利于提高电路性能。为了讲究对称,有对于差分形式的电路结构,最好在版图设计时也讲究对称,这样有利于提高电路性能。为了讲究对称,有时需要把一个管子分成两个,例如,为差分对管提供电,流的管子就可以拆成两个、4个甚至更多。差分形式对称的电路结构,一般地线铺在中间,电源线走上下两边,中间是大片的元件。

布线与布局

当采用的工艺有多晶硅和多层金属时,布线的灵活性很大。一般信号线用第一层金属,信号线交叉的地方用第二层金属,整个电路与外部焊盘的接口用第三层金属。
但也不绝对,例如,某一条金属线要设计允许通过的电流很大,用一条金属线明显很宽,就可以用两条甚至3条金属线铺成两层甚至3层,流过每一层金属线上的电流就小了1/2。
层与层是通过连接孔连接的,在可能的情况下适当增加接触孔数,可确保连接的可靠性。应确保电路中各处电位相同。芯片内部的电源线和地线应全部连通,对于衬底应该保证良好的接地。

整个电路的有效面积可能仅占整个芯片面积的很小一部分,因此对于芯片中的空闲面积,可以尽量设计成电容,利用这些电容来旁路外界电源和减少地对电路性能的影响。

①金属线中的寄生电阻和寄生电容效应

对于电路中较长的布线,要考虑电阻效应。金属、多晶硅分别有各自不同的方块电阻值,实际矩形结构的电阻值只跟矩形的长宽比有关。金属或多晶硅连线越长,电阻值就越大。为防止寄生大电阻对电路性能的影响,电路中尽量不走长线。寄生电阻会使电压产生漂移,导致额外噪声的产生,因此镜像电流源内部的晶体管在版图上应该放在一起,然后通过连线引到各需要供电的模块,对于存在对称关系的信号的连线也应该保持对称,使得信号线的寄生电阻保持相等。

寄生电容耦合会使信号之间互相干扰。对高频信号,尽量减少寄生电容的干扰;对直流信号,尽量利用寄生电容来旁路掉直流信号中的交流成分,从而稳定直流。第一层金属和第二层金属之间、第二层金属和第三层金属之间均会形成电容。

其他措施还包括:避免时钟线与信号线的重叠;两条信号线应该避免长距离平行,信号线之间交叉对彼此的影响比二者平行要小;输入信号线和输出信号线应该避免交叉;对于易受干扰的信号线,在两侧加地线保护;模拟电路的数字部分,需要严格隔离。