generate for使用记录

最新推荐文章于 2023-12-09 13:13:58 发布
最新推荐文章于 2023-12-09 13:13:58 发布
阅读量358 收藏 2
点赞数 2
分类专栏： fpga 文章标签： fpga verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/WYH19951010/article/details/121008543
版权
本文介绍了在Verilog中如何使用generate for语句来实现电路的物理展开，特别是在处理位拼接和数组运算中的应用。通过一个4*4数组减法模块的例子，展示了generate for在实现多个数据拼接和避免手动复制代码时的优势。并提到了$readmemb系统函数在读取文本数据到存储单元中的作用。
摘要由CSDN通过智能技术生成

generate for

当使用for循环的时候，即将电路复制很多次的时候，可以使用generate for语句。注意：这是物理上的展开，在RTL 代码编译时候就完成展开。
我在项目中需要用的将8个16bit数据拼接成一个 128bit数据。

1、一种方法是直接使用位拼接运算符

assign data_out[127:0] = {
   array[7],array[6] ... array[0]};

这样子肯定可以完成功能，但是如果需要很多数据拼接，我们不可能一直写下去。

2、所以这里采用generate for语句：

// An highlighted block
module generate_for (
    output     [8*16-1:0]    data_out
);

wire   [15:0
最低0.47元/天 解锁文章
青春不常在，
关注
专栏目录
Verilog学习笔记——for与generate for
weixin_44576738的博客
09-07 1288
这里写自定义目录标题欢迎使用Markdown编辑器新的改变功能快捷键合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML 图表FLowchart流程图导出与导入导出导入 欢迎使用Ma...
generate...for的用法
weixin_50365813的博客
08-16 287
generate...for的用法
Verilog：generate-for 语句（用法，及与for语句区别）
热门推荐
d_b_的博客
08-04 2万+
文章目录Abtract1、generate语法2、generate常用的几种情况举例说明1). generate-for循环语句2).generate-conditional条件语句3).generate-case分支语句3、Conclusion4、generate-for 与 常规for 循环不同1）使用举例2）结论 参考链接：https://www.cnblogs.com/nanoty/archive/2012/11/13/2768933.html Abtract generate语句允许细化时间（El
Verilog语法generate_for的使用
yh13572438258的博客
12-03 8047
一、generate简介 Verilog中的generate语句常用于编写可配置的、可综合的RTL的设计结构。它可用于创建模块的多个实例化，或者有条件的实例化代码块。generate有多种用法，一个是构造条件generate结构，用来在多个块之间最多选择一个代码块，条件generate结构包含if--generate结构和case--generate形式。常用的generate_for语句类似于c语言中常用for语句。 二、generate_for循环语句 必须使用genvar申明一个正整数变量，用作
verilog generate—for语句用法
笨蛋大乌龟的博客
12-24 1万+
这篇博客转载自：https://wenku.baidu.com/view/b7d08952be23482fb4da4c15.html 需要注意三点： ①  generate-for语句必须用genvar关键字定义for的索引变量； ② for的内容必须用begin…end块包起来，哪怕只有一句； ③ begin…end块必须起个名字； 例如：一个参数化的gray-code to bina...
Verilog专题（四）组合逻辑中的for循环与generate-for
Andy_ICer的博客
04-06 5806
第四个专题主要讨论的问题是：for循环与generate-for。
单端口RAM的实现以及 generate... for...语句
m0_47220307的博客
05-01 498
来自牛客的题： 由于本人知识尚浅，只是想记录一下自己的刷题过程中遇到的问题以及想法，也行存在不对的地方，欢迎各位大佬指正； 在此之前，我也会偶尔用到RAM，但并不清楚怎么设计它，如今好像明白了点； 在RAM模块中，我们会定义一个寄存器，通过这个寄存器对读写数据进行处理，在这道题中，我们需要设计一个位宽为4，深度为128的单端口RAM; 首先，我们定义一个存储器mem: 前面的[3:0]指数据位宽，后面的[127：0]指数据深度，即存储的数据量；但是数据量太多，我们不可能一一赋值，因此，我.
Verilog专题（五）细说for与generate-for
Andy_ICer的博客
04-07 1576
上一期专题四根据HDLBits的题目，介绍了for与generate-for的用法以及优劣，最后总结部分的第三点想单独拿出来再细细分析一下，因为verilog是硬件描述语言，只有分析综合出来的电路图才能判断好坏。
Verilog中generate用法
03-18
Verilog-2001添加了generate循环，允许产生module和primitive的多个实例化，同时也可以产生多个variable，net，task，function，continous assignment，initial和always。在generate语句中可以引入if-else和case语句，根据条件不同产生不同的实例化。 用法： 1. generate语法有generate for, genreate if和generate case三种 2. generate for语句必须有genvar关键字定义for的变量 3. for 的内容必须加begin和end 4. 必须给for语段起个名字
HDLBits答案_BCD加法器（generate for、循环生成模块）
meihuaqi1的博客
07-09 461
verilog练习网址： https://hdlbits.01xz.net/wiki/Always_case2 做个简单的verilog做题记录 题目描述 已有1位bcd码加法器模块， bcd_fadd ( input [3:0] a, input [3:0] b, input cin, output cout, output [3:0] sum ); 例化100个bcd码加法器，做一个100位的bcd码加法器。 //4位bc.
【verilog】generate的循环（generate for）和条件分支（generate if 、generate case)的使用方法
weixin_47730622的博客
09-07 7530
generate的循环（generate for）和条件分支（generate if 、generate case)的使用方法
generate for 和 for 区别
qq_36613247的博客
06-08 311
module gen_for_module( input [7:0] data_in, output [7:0] data_out ); // 1. 必须使用 genvar 声明循环变量 // begin后面必须起个名字 genvar ii; generate for(ii = 0; ii < 8; ii = ii+1) begin : aaa_i assign data_out[ii] = data_in[7-ii]; end endgenerate endmodulemodule gen_for_mod
【FPGA/verilog -入门学习5】verilog中的genrate for 和for 以及数组的用法
最新发布
cengqiu4314的博客
12-09 6808
本文参考：verilog generate语法总结-CSDN博客Verilog数组赋值_笔记大全_设计学院在Verilog中，和都是用于循环的结构，但是它们具有不同的应用场合和语义。循环：循环主要用于行为描述（behavioral description），通常用于描述算法或数学运算。循环在仿真时执行，因此，任何在循环中使用的变量都必须是仿真时间可访问的。循环通常在初始化代码或在行为模型中使用，不适用于综合。示例： generate for的用法 循环：循环用于结构描述（structural desc
Verilog语法之generate for、generate if、generate case
孤独的单刀
12-08 1万+
Verilog语法之generate for、generate if、generate case
使用generate...for语句简化代码
小柚子的博客
03-18 592
使用generate…for语句简化代码 题目描述 在某个module中包含了很多相似的连续赋值语句，请使用generate…for语句编写代码，替代该语句，要求不能改变原module的功能。 module template_module( input [7:0] data_in, output [7:0] data_out ); assign data_out [0] = data_in [7]; assign data_out [1] = data_in [6];
Verilog中浅谈for与generate for
qq_44816673的博客
12-02 8797
标题 简介 在C语言或者其他编程语言中for语句往往用作循环语句，但是在硬件电路Verilog 中一般不在可综合代码中使用，因为for循环会被综合器展开为所有变量情况的执行语句 ，每个变量独立占用寄存器资源，每条执行语并不能有效地复用硬件逻辑资源，造成巨大的资源浪费。 简单的说就是：for语句循环几次，就是将相同的电路复制几次，因此循环次数越多，占用面积越大， 综合就越慢。for语句的一般 使用 情况： 在testbench中 使用 ，往往用于激励信号的生成。 在for循环中需要用到Integer，Inte
牛客刷题＜八＞使用generate...for语句简化语句
mxh3600的博客
08-19 949
使用generate...for简化代码
缺少 generate_fibonacci_sequence 函数的定义
05-24
好的，以下是一个简单的 Python 函数，用于生成斐波那契数列： ...在函数内部，我们使用两个变量 a 和 b 来记录当前斐波那契数列的前两个数，然后通过循环不断计算下一个数，将其添加到列表中。最后返回这个列表即可。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值