高速双边沿数据转换单边沿数据输出

最新推荐文章于 2023-11-30 17:11:58 发布
最新推荐文章于 2023-11-30 17:11:58 发布
阅读量1.8k 收藏 3
点赞数
分类专栏： FPGA
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/dongdongnihao_/article/details/85173916
版权

在处理常规速率双边沿数据时，一般的处理方法直接将数据的随路时钟倍频。但是如果数据的随路时钟已经很高的时候就不适合这么做了，下面是一种将双沿数据重新排序的方法。记录下来一方面自己学习，另一方面供网友参考。

I_SER_CLK是双沿数据的随路时钟，

I_SER_SYN是串行数据，

temp_syn数据输出，

testbench代码如下：

bendandawugui
关注
  • 0
    点赞
  • 踩
  • 3
    收藏
    觉得还不错? 一键收藏
  • 6
    评论
专栏目录
双边沿触发计数器的设计和应用
08-06
**双边沿触发计数器**是一种特殊的时序逻辑电路，能够利用时钟信号的上升沿和下降沿来进行数据处理，从而实现更高的效率和更低的功耗。这种计数器通常由一对**奇数计数器**和**偶数计数器**以及一个**数据选择器**...
VIVADO IDDR与ODDR原语的使用
jk_101的博客
08-16 3786
这里说明一下，FPGA内部处理的数据都是单沿数据，那么双沿数据的变换只能发生在FPGA的IOB上面，这里有特定的硬件结构可以实验上面单沿变双沿的方法，也就是使用原语进行一些列的操作。经过之前博客的理解，我们可以知道RGMII的协议是双沿传输，那么我们将以此为例实现双沿4bit数据变单沿8bit数据——FPGA接收，单沿8bit数据变双沿4bit数据——FPGA发送。这里特别注意，一个时钟的上升沿和下降沿的两个数据在Q1、Q2的表示分别在下一个时钟与下下一个时钟体现出来，原来的两个数据被分裂成两个时钟表示。.
【转】 影响FPGA设计中时钟因素的探讨(建立与保持时间 写的很好）
together8877的专栏
09-07 1188
时钟是整个电路最重要、最特殊的信号，系统内大部分器件的动作都是在时钟的跳变沿上进行, 这就要求时钟信号时延差要非常小, 否则就可能造成时序逻辑状态出错；因而明确FPGA设计中决定系统时钟的因素，尽量较小时钟的延时对保证设计的稳定性有非常重要的意义。 　　1.1 建立时间与保
DDR2/3 SDRAM学习笔记
不想秃发的博客
03-24 3739
Dq(数据总线）与Dqs(时钟信号）构成随路时钟。在Dqs上升或下降沿翻转Dq数据总线信号。注意：dq与dqs为双线信号。两个信号都由发送方发送。dqs为数据同步信号。ODT引脚：片上终端电阻，数据线接上拉电阻。
DDR SDRAM随路时钟
jiangbeicaizi000的博客
11-25 3511
DDR SDRAM和SDR SDRAM的主要区别为（1）时钟的差分对线（2）电平标准为SSTL_25，（3）增加了随路时钟DQS。 DQS的增加主要因为DDR速度的提高，使得时钟信号和数据信号的对齐越来越难。在sdram中，clk和DQ是中心线对齐原则，在速度提高之后，这种对齐因为各种原因（PCB线的延时，电磁兼容）越来越难做到，因此加了一路随路时钟DQS，DQS在走线时和DQ遇到的环境是一样的...
Verilog-数据串并转换
最新发布
2301_76563419的博客
11-30 962
学习记录#
FPGA时序约束理论之时钟周期约束（5）
qq_40281783的博客
06-19 2611
1. 时钟周期约束：对时钟的周期进行约束。 2. vivado中时钟约束指令：
高速通信的混频器和调制器分析
08-07
双边带（DSB）混频器产生IF和镜像信号，而单边带（SSB）混频器则尽量减少镜像信号，以提高频谱效率。 在高速通信系统设计中，考虑混频器和调制器的性能至关重要，因为它们直接影响通信的质量和效率。随着无线通信...
西门子PLC程序源码-S7-214高速计数器累计模拟量频率转换器(AF)的脉冲来模拟电压值.zip
05-04
总的来说，西门子PLC通过高速计数器和模拟量频率转换技术，为工业环境中的脉冲信号提供了灵活的模拟量表示方式，从而实现了更广泛的数据处理和控制功能。通过深入研究和实践，工程师可以充分利用这一功能来提升自动...
s7-200plc 高速处理器讲解
06-03
- **模式0-2**：这些模式主要涉及基本的上升沿/下降沿计数，包括单边计数、双边计数等。 - **模式3-5**：这些模式支持更复杂的计数逻辑，如带有外部方向控制的计数、双相正交计数等。 - **模式6-8**：进一步扩展了...
微机组装与维护-复习资料.docx
11-11
1. 显卡是计算机图形输出的关键部分，主要由显示芯片、显存、RAMDAC（随机数模转换器）、时钟合成器、基本I/O等组成，负责处理图像数据并传输到显示器。 2. ZIF（Zero Insertion Force）是指零插拔力插座，这种设计...
随路vld vs. 时钟gating
kevindas的博客
12-16 2393
数字芯片设计人员在对数据流的处理中，免不了会遇到存在无效数据的情况，此时通常有两种处理方式： 一是采用随路vld的方式。vld_in跟随数据，数据每做一拍的处理，vld对应打一拍；数据在vld有效时进行处理，无效时保持。 二是采用时钟gating的方式。直接在时钟上产生缺口（ICG），数据流在缺口时钟下进行处理。 可以看到： 1、随路vld的处理方式下，输入到输出的处理延迟是确定的，取决于数据的处理拍数。 2、时钟gating的处理方式下，输入到输出的处理延迟是不确定的，最大延迟为数据的处理拍数
HDLBits 错题
qq_36886740的博客
04-10 840
Count clock - HDLBits 一、信号部分比特位选择 1、 Create a 1-bit wide, 256-to-1 multiplexer. The 256 inputs are all packed into a single 256-bit input vector. sel=0 should selectin[0], sel=1 selects bitsin[1], sel=2 selects bitsin[2], etc. module top_mo...........
Verilog实现数据串并转换电路
qq_41230549的博客
11-04 651
实现串并转换电路，输入端输入单bit数据，每当本模块接收到6个输入数据后，输出端输出拼接后的6bit数据。本模块输入端与上游的采用valid-ready双向握手机制，输出端与下游采用valid-only握手机制。数据拼接时先接收到的数据放到data_b的低位。电路的接口如下图所示。valid_a用来指示数据输入data_a的有效性，valid_b用来指示数据输出data_b的有效性；ready_a用来指示本模块是否准备好接收上游数据，本模块中一直拉高；rst_n是异步复位信号。
Xilinx IDDR及ODDR使用总结
热门推荐
weixin_39789553的博客
03-05 1万+
概述 AD9361数据接口采用了DDR双沿采样模式，如下所示，AD9361与Xilinx FPGA通信需要用到其IDDR和ODDR原语，为加深记忆，将IDDR及ODDR使用总结如下。 IDDR IDDR是将1 bit的双沿采样输入转换为2bit的单沿采样输出，IDDR框图如下图所示，其中D为双沿采样输入端，C为时钟输入，CE为时钟使能，S为置位信号，R为复位信号，Q1和Q2单沿采样输出端。 IDDR #( .DDR_CLK_EDGE ("SAME_EDGE_PIPELINED" ), .INIT_
TIMING_06 VIVADO环境下的时序约束 之 输入延迟约束
比特电子工作室
07-02 3476
由于该系列文章阅读有顺序性，所以请跳转至该系列文章第一篇从头开始阅读，并按照文章末尾指示按顺序阅读，否则会云里雾里，传送门在此：https://blog.csdn.net/qq_33486907/article/details/89380368《TIMING_01 时序约束与时序分析》 目录 1.输入延迟约束 1.1同步方式 之 系统同步 1.1.1 传输线...
IDDR 双沿数据转单沿数据使用方式
qq_45565330的博客
11-09 934
IDDR 双沿数据转单沿数据使用方式
altera fpga 约束
shouhuzhixing123的博客
09-07 2345
以下描述fpga约束，与asic可能有少量差异。 1）基准时钟create_clock  -add 多个晶振驱动一个时钟输入脚 2）虚拟时钟 create_clock    作用：      用于约束input 和output。虚拟时钟，它为外部寄存器提供时钟驱动源,对fpga内部不起作用。它的频率设置和fpga内部基准时钟一样的频率。      写法和create_clock一样，
千兆以太网（4）：发送——ODDR原语和Wireshark抓包工具
baidu_34971492的博客
05-13 1342
一、ODDR原语　　FPGA 传输的数据为单沿数据，而 PHY 传输的数据为双沿数据，所以FPGA 发送心跳包的最后需要使用 ODDR 原语将单沿数据转换为双沿数据。通常情况下 FPGA...
评论 6
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值