Integrated Clock Gating (ICG)

最新推荐文章于 2025-01-10 10:46:20 发布
最新推荐文章于 2025-01-10 10:46:20 发布
阅读量1.4w 收藏 106
点赞数 10
分类专栏： 芯片设计
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/kevindas/article/details/109902742
版权

  • 什么是ICG？

在时序级的设计中，我们经常遇到这样的情况：电路存在一个使能信号E，当使能信号无效时，输出保持。我们通常的做法是使用一个Mux来对输入进行选择（下图左侧）。在综合阶段，可以通过选项将该类型的电路综合成带ICG的电路结构（下图右侧）。ICG单元一般由foundry厂家的库提供，比如TSMC 28nm库该类器件名称为CKLNQDxxx。

  • 为什么要使用ICG？

在数字IC设计中，时钟树的功耗占比可能高达30%，而使用ICG电路后，可以从两个方面节省功耗：

  1. 减少了时钟端的翻转

  2. 使用ICG的电路资源消耗相对减少

  • ICG的功能时序

  • ICG的行为描述

reg E_LAT;

always @(*) begin
    if(CP == 1'b0)
        E_LAT = E;
    else
        E_LAT = E_LAT;
end

assign Q = CP & E_LAT;

  • 参考链接

clock gating门控时钟

二、RTL级低功耗设计（续）

IC设计：clock Gating是什么？
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
04-23 4935
**芯片中的功耗可以广义的定义为动态功耗和静态功耗。** 静态功耗通常包含芯片在**不翻转的状态下产生漏电功耗（关不紧产生的功耗）**、**衬底电流产生的功耗**、**热电子效应导致的电流效应**而产生的功耗等及部分组成。 通常情况下，静态功耗**在前端设计阶段很难做出一些优化（可以做电源关断处理）**。而是一般要基于**ME/BE的流程**或者**工艺方面的改善**才能够达到更好的结果。
芯片设计（一）：CRG（Reset&Clock中的ICG）
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
04-13 5342
复位大致上就这些东西。主要就是明白这个典型的电路以及复位顺序，后续讲时钟。ICG模块的缩写是integrated Clock Gating的意思, 有些地方把这个东西叫isolate clock gating，应该是不对的。在较为先进的工艺库中一般会直接提供这个模块，不需要自己手动的搭建。但是需要知道其原理。（注：图不想自己画了，所以来自网络）ICG模块一共有着两种形式，或形式或者与形式。其内部逻辑是用一个寄存器和两个与门组成的。我们拿与门作为例子来讲。
门控时钟电路(Intergrated clock gating)
eefresher的博客
08-08 1万+
门控时钟 某些模块不需要工作的时候，为了降低功耗，需要关闭该模块的时钟，节省触发器的翻转功耗。采用门控时钟电路来控制时钟的关断。 本文大量引用了知乎门控时钟的图片和一些文字描述 简单的与门 最初的思路是采用一个使能信号en和一个与门来控制时钟的开关。 采用与门来控制 缺点 但是这样做会有很多缺点 如图所示 波形图1 en信号不受控制，随时可能能发生信号跳变，未经过时钟同步，和clk信号直接相与极容易产生毛刺 时钟clk为高电平时，en信号的毛刺会传播到时钟信号GCLK中 解决思路，通过
低功耗基础概念——ICG(Intergrated Clock Gating)
qq_36480087的博客
12-26 2万+
转载来源： 低功耗设计基础：Clock Gating 后端Timing基础概念之：为何ICG容易出现setup violation？ 为了节约动态功耗，最初有个十分简单的想法：在芯片实际工作过程中，有些信号或者功能并不需要一直开启，那么就可以在它门不用的时候将其时钟信号关闭。这样一来信号不再翻转，从而能够有效减少动态功耗，这就是Clock Gating。 那么Clock Gating是如何被加入到design中的呢？下面的例子介绍了在RTL阶段加入Clock Gating的方法： 可以看到在加入Cl.
IC文章阅读：关于ICG(integrate clock gating)时钟门控
acmgotoac的博客
03-24 3941
博文来源 很巧的是，昨天华为笔试题就考了类似的题目，一共两道： 第一道，选择那种语句可以综合出门控时钟 if(en) q <= d; if(en) q <= d; else q <= 0; 开始我不知道DC可以选择打开低功耗综合，第一种写法会自动综合出门控时钟，当然这道题目在不知情情况下也很容易选择正确答案。 第二道，当触发器在上升沿和下降沿触发时，分别需要与门还是或门的门控时钟。看了此博文，笔者心里更加清楚了答案。 总而言之，与门gate，latch在低电平跳变，与门可以过滤
Clock Gating cell 与 Integrated Clock Gating cell(ICG)
热门推荐
zhenhuagege的博客
10-31 2万+
一、ICG消除毛刺原理 Clock gating cell 可以由与门或者或门构成，但是使用这两者会产生Glitch，因此目前都采用ICG（Integrated clock gating cell)，其结构如下 ICG由一个latch（低电平有效）和一个与门（gating cell，也可以是或门）组成。ICG 可以过滤掉en信号中的毛刺信号，其原理如下： 对于毛刺信号Glitch，大概可以分为两...
ICG 分类
zhenhuagege的博客
04-22 1981
ICG
ICG latch
Rosa_zz的博客
11-07 2836
Integrated Clock Gating Cell Clock gating is a common technique for reducing clock power by shutting off the clock to modules by a clock enable signal.Clock gating functionally requires onl
（数字ic）CDC设计实例 - ICG ：integrate Clock Gating Cell
qq_42005540的博客
05-10 4046
CDC设计实例 - ICG ：integrate Clock Gating Cell1、Latch原理2、ICG消除毛刺原理1）en信号中的毛刺出现在clk低电平期间，如下图所示2）en信号出现在clk高电平期间，如下图所示3、SoC系统中时钟切换应用场景 1、Latch原理 锁存器（latch）：所谓锁存器，就是输出端的状态不会随输入端的状态变化而变化，仅在有锁存信号时输入的状态才被保存到输出，直到下一个锁存信号到来时才改变。 2、ICG消除毛刺原理 Clock gating cell 可以由与门或者或门
complex clock gating with integrated clock gating logic cell
04-28
集成时钟门控（Integrated Clock Gating, ICG）是一种通过在时钟路径上添加控制逻辑来实现时钟门控的方法。ICG单元通常包含一个或多个控制信号输入端，根据这些信号的状态决定是否将时钟信号传送到目标电路。通过...
icg不支持mysql_clock gating | 从ICG cell 在 library 中的定义说起
weixin_39806779的博客
02-15 643
Clock gating 应该算得上IC界十大高频词汇，也是Icer 入行之初最早接触的重要概念之一，但是它并不简单。在数字电路整个设计流程中，它都要被特殊对待，如Coding 时需要考虑什么样的代码风格会使gating 的效率更高；综合时需要特别设置要插入的gating 类型，每个gating 的fanout 范围，是否可以跨层次，是否需要做physical aware 的gating；DFT ...
门控时钟（clock gating）的DFT设计
weixin_44746697的博客
03-02 2773
在数字IC芯片中，时钟树的功耗占比可能高达30%，因此一般会采取门控时钟的方式来降低该部分的功耗。所谓门控时钟，就是在芯片实际工作过程中，有些信号或者功能并不需要一直开启，那么就可以在它们不用的时候将其时钟信号关闭。这样一来信号不再翻转，从而能够有效减少动态功耗。 目前门控时钟都采用集成门控时钟单元（ICG，integrated clock gating cell），其结构如下。由一个latch和一个与门（也有的是或门）组成，可以过滤掉EN信号中的毛刺。一般的工艺库中都会有专门的ICG以供调用。 插入IC
数字IC后端手把手培训教程 | Clock Gating相关clock tree案例解析
最新发布
weixin_37584728的博客
01-10 1324
数字IC后端手把手教学之clock gating相关clock tree实现案例解析
ICG介绍
格物致知的专栏 [音视频编解码 网络协议 计算机视觉 计算机图形学 图像理解 语音识别 机器学习 模拟电路 传感器]
09-02 1096
Institute of Computer Graphics and Vision (ICG) ICG is the only Austrian academic group with the charter to address both Computer Vision and Computer Graphics, and is carefully nurturing a culture of...
【数字静态时序分析】一篇文章读懂数字芯片中的时钟门控单元/时序/ICG/clk gater
Maaaa的博客
11-06 1367
喜欢品英文的同学们直接品英文~ 稍后更新论文链接clock gate的概念是将如果function block中的功能在这个时刻是不需要工作的，那可以通过直接将clock关断的操作来达到降低功耗的目的。在RTL级时就可以通过插入icg cell或者写出能综合出icg的代码。在做设计的时候，降低动态功耗的本质就是降低信号的翻转率，相同情况下信号翻转的频率越低功耗越小。
ICG技术专栏---信息通信网关部署
Sun_Rise2011的专栏
12-06 2032
http://www.h3c.com.cn/Service/Channel_Service/Operational_Service/ICG_Technology/200905/654634_30005_0.htm 上期专栏我们介绍了商务领航和华三信息通信网关简介，本期开始会对商务领航定制终端的技术应用逐步进行介绍 部署特点 信息通信网关/企业网关在部署上可以分为2个方面：内部网络和外
数字IC/FPGA——时序分析
qq_43433724的博客
04-18 2330
- 时序分析的本质是什么 - 建立时间要求和保持时间要求是如何产生的 - 时序路径共有几种 - 如何确立建立时间要求及slack - 如何确立保持时间要求及slack - 建立时间和保持时间为何可以为负
数字IC设计之时序分析基础概念汇总
weixin_45230720的博客
09-12 3761
时序分析主要有两种办法:静态时序分析: (static timing analysis，STA)，是遍历电路存在的所有时序路径，根据给定工作条件(PVT)下的时序库.lib文件计算信号在这些路径上的传播延时，检查信号的建立和保持时间是否满足约束要求，根据最大路径延时和最小路径延时找出违背时序约束的错误。
clock gating pdf
04-28
Clock gating是一种电路优化技术，在一些需要周期性计算的电路中，可以通过对时钟信号进行控制和压缩，从而减少无用功耗和延迟。 通常情况下，时钟信号是一个固定频率的连续脉冲，用于同步各个电路模块的操作。但是...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值