IC文章阅读：关于ICG(integrate clock gating)时钟门控

已于 2022-03-24 22:21:41 修改
阅读量3.6k 收藏 17
点赞数 3
分类专栏： IC文章阅读 文章标签： IC
于 2022-03-24 22:21:13 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/acmgotoac/article/details/123723117
版权
这篇博文介绍了华为笔试中关于门控时钟的选择题，包括两种语句的综合效果以及触发器在上升沿和下降沿触发时所需的门控时钟类型。第一题中提到，如果不知道DC可以选择低功耗综合，第一种写法会自动综合出门控时钟。第二题探讨了与门和或门在不同触发条件下的应用，强调了它们在过滤毛刺和确定有效沿方面的作用。
摘要由CSDN通过智能技术生成

博文来源

很巧的是，昨天华为笔试题就考了类似的题目，一共两道：

  • 第一道，选择那种语句可以综合出门控时钟
if(en) q <= d;

if(en) q <= d;
else q <= 0;

开始我不知道DC可以选择打开低功耗综合，第一种写法会自动综合出门控时钟，当然这道题目在不知情情况下也很容易选择正确答案。

  • 第二道，当触发器在上升沿和下降沿触发时，分别需要与门还是或门的门控时钟。看了此博文，笔者心里更加清楚了答案。
    在这里插入图片描述
    总而言之，与门gate，latch在低电平跳变，与门可以过滤毛刺，第一个有效沿上升沿；或门gate，latch高电平跳变，或门过滤毛刺，第一个有效沿下降沿。
acmgotoac
关注
专栏目录
IC设计：clock Gating是什么？
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
04-23 3723
**芯片中的功耗可以广义的定义为动态功耗和静态功耗。** 静态功耗通常包含芯片在**不翻转的状态下产生漏电功耗（关不紧产生的功耗）**、**衬底电流产生的功耗**、**热电子效应导致的电流效应**而产生的功耗等及部分组成。 通常情况下，静态功耗**在前端设计阶段很难做出一些优化（可以做电源关断处理）**。而是一般要基于**ME/BE的流程**或者**工艺方面的改善**才能够达到更好的结果。
Verilog实现Gating clock（时钟门控技术）的原理和实现。可以画门级电路图。
qq_21952195的博客
11-02 1448
clock gating解决实现！
Integrated Clock Gating (ICG)
kevindas的博客
11-21 1万+
什么是ICG？ 在时序级的设计中，我们经常遇到这样的情况：电路存在一个使能信号E，当使能信号无效时，输出保持。我们通常的做法是使用一个Mux来对输入进行选择（下图左侧）。在综合阶段，可以通过选项将该类型的电路综合成带ICG的电路结构（下图右侧）。ICG单元一般由foundry厂家的库提供，比如TSMC 28nm库该类器件名称为CKLNQDxxx。 为什么要使用ICG？ 在数字IC设计中，时钟树的功耗占比可能高达30%，而使用ICG电路后，可以从两个方面节省功耗： 减少了时钟端的翻..
门控时钟ICG
weixin_43274923的博客
12-29 3404
转载：http://www.chipsbank.com/news_detail/newsId=122.html 门控时钟-概述 日期：2014年4月19日 16:50 门控时钟-概述 2009年2月12日 1. 时钟信号的功耗占系统功耗的很大一部分（40%左右）占动态功耗的50%以上 1. DC门控时...
低功耗技术——门控时钟
qq_42135020的博客
03-31 2582
门控时钟
[Note]ICG(时钟门控)为什么是用setup和hold检查
最新发布
qq_41034231的博客
07-11 1127
那就先看 Master 锁存器是如何对输入数据进行锁存的，数据的路径如下图中的红线所示，当时钟 Clk 为 0 时，数据从 D 输入（假设数据输入为 0）经过反相器历时 t1，数据变成 1，经过与门历时 t2 数据变成 1，再经过或非门历时 t3，由于此时数据为 1，所以经过或非门 Q 端输出为 0，Q 端输出又作为下面的或非门输出为 1，并且在此历时 t4，最终在 Q 端输出 0，此时数据便顺利被锁存起来。触发器的hold时间，是clk到与门的时间晚于D到与门的时间，导致的hold时间。
集成时钟门控单元
qq_36026488的博客
02-02 1308
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 文章目录集成时钟门控单元一、集成时钟门控单元是什么？二、有两种常用的ICG电池类型1.AND门组成的门控单元2.OR门组成的门控单元总结 集成时钟门控单元 时钟门控是通过时钟使能信号关闭模块时钟来降低时钟功率的常用技术。时钟门控在功能上仅需要一个AND或OR门。考虑您正在使用带有时钟的AND门。高EN沿可能随时出现，并且可能与时钟沿不一致。在这种情况下，“与”门的输出将比时钟占空比短的时间为1。反过来，您最终会在时钟信号中出现毛刺。 一
（数字ic）CDC设计实例 - ICG ：integrate Clock Gating Cell
qq_42005540的博客
05-10 3669
CDC设计实例 - ICG ：integrate Clock Gating Cell1、Latch原理2、ICG消除毛刺原理1）en信号中的毛刺出现在clk低电平期间，如下图所示2）en信号出现在clk高电平期间，如下图所示3、SoC系统中时钟切换应用场景 1、Latch原理 锁存器（latch）：所谓锁存器，就是输出端的状态不会随输入端的状态变化而变化，仅在有锁存信号时输入的状态才被保存到输出，直到下一个锁存信号到来时才改变。 2、ICG消除毛刺原理 Clock gating cell 可以由与门或者或门
门控时钟（clock gating）的DFT设计
weixin_44746697的博客
03-02 2109
在数字IC芯片中，时钟树的功耗占比可能高达30%，因此一般会采取门控时钟的方式来降低该部分的功耗。所谓门控时钟，就是在芯片实际工作过程中，有些信号或者功能并不需要一直开启，那么就可以在它们不用的时候将其时钟信号关闭。这样一来信号不再翻转，从而能够有效减少动态功耗。 目前门控时钟都采用集成门控时钟单元（ICG，integrated clock gating cell），其结构如下。由一个latch和一个与门（也有的是或门）组成，可以过滤掉EN信号中的毛刺。一般的工艺库中都会有专门的ICG以供调用。 插入IC
静态时序分析—门控时钟检查（clock gating check）
m0_61544122的博客
08-14 7118
clock gating check的条件与类型
【Verilog基础】一文搞懂 时钟门控（Clock-Gating） 电路
悟已往之不谏 知来者之可追
05-27 5779
【Verilog基础】一文搞懂 时钟门控（Clock-Gating） 电路
数字IC前端学习笔记：门控时钟
前进，才知道自己的渺小
10-18 1462
门控时钟(clock gating)技术作为一种传统的动态低功耗技术被广泛应用于现在的数字集成电路设计中，这是RTL级别的低功耗优化技术。门控时钟即使用逻辑门电路控制时钟的开启和关闭，当芯片上某一模块的功能不需要工作时，如芯片上的USB模块或SPI接口模块没有使用时，可以使用门控信号停止这些模块的时钟，有效降低了时钟树上的功耗和信号翻转率。
门控时钟分析
weixin_46076353的博客
09-26 1695
在ASIC进行后端测试的时候，有时候可能会将不同时钟域的逻辑和寄存器连起来进行扫描链插入，此时可能某个模块的时钟来源可能不是通过它原来的时钟路径，而是整个芯片统一的测试时钟，就此时需要对时钟进行选择。1.如果En信号的上升沿在时钟的上升沿和下降沿之间的话，则结构1与结构2都会多产生一个时钟沿；这种门控方法避免了门控时钟的不完整性，也可以避免避免毛刺的产生，但门控后的时钟可能会产生亚稳态。2.如果En的下降沿在时钟的下降沿和上升沿之间，则很容易产生一个毛刺；应用与上升沿触发的寄存器的门控。
时序分析基本概念介绍<clock gate>
Tao_ZT的博客
08-25 6215
今天我们要介绍的时序分析概念是clock gate。clock gate cell是用data signal控制clock信号的cell，它被频繁地用在多周期的时钟pa...
低功耗之门控时钟设计
u011075954的专栏
09-13 9304
clock gating和power gating是降低芯片功耗的常用手段，相比power gating设计，clock gating的设计和实现更为简单，多在微架构、RTL coding阶段即可充分考虑，在综合时(compile_ultra -gate_clock)即可自动mapping到clock gating结构上去。本文先讲解clock gating，ICG的基本结构如下图所示： 门控时钟电路有效的降低了动态功耗，因为其减少了时钟树的翻转行为、减少了寄存器clock pin的翻转行为、减少了大
时钟门控终极指南
iwonder的博客
04-10 2285
时钟门控（Clock Gating）是一种在数字IC设计中某些部分不需要时关闭时钟的技术。这里的“部分”可以是单个寄存器、模块、子系统甚至整个SoC。为什么需要时钟门控:大多数SoC都是p...
低功耗基础概念——ICG(Intergrated Clock Gating)
热门推荐
qq_36480087的博客
12-26 2万+
转载来源： 低功耗设计基础：Clock Gating 后端Timing基础概念之：为何ICG容易出现setup violation？ 为了节约动态功耗，最初有个十分简单的想法：在芯片实际工作过程中，有些信号或者功能并不需要一直开启，那么就可以在它门不用的时候将其时钟信号关闭。这样一来信号不再翻转，从而能够有效减少动态功耗，这就是Clock Gating。 那么Clock Gating是如何被加入到design中的呢？下面的例子介绍了在RTL阶段加入Clock Gating的方法： 可以看到在加入Cl.
时钟门控技术(Clock Gating)
codemonkeylife的博客
07-20 2万+
随着能源的日益短缺和地球的变暖，对电子产品的功耗要求越来越重要，如何降低电子产品的功耗是每一个电子工程师所要思考的问题。   对于半导体产品来说，一个数字电路的功耗有2部分构成，其一是静态功耗，通常表现为电子线路的漏电流，控制这部分功耗主要决定于生产工艺和所用的材料；其二是动态工作电流，而影响这部分功耗的因素很多，如电路设计的方式，线路的复杂程度，工作时时钟频率等。   本文谈的时钟门控技...
ic基础|时钟篇06:crg到底是什么？一文带你了解crg中的时钟系统
demayiya的博客
06-02 1767
一个完整的crg模块由振荡器、锁相环、分频器、时钟门控和时钟缓冲器等组件组成。这些组件协同工作，为芯片内的各个模块提供稳定、可靠的时钟信号，本篇文章对crg中的时钟系统进行了简单的介绍，只是作为抛砖引玉，大家可以在后面的工作学习中积累更多的相关知识呢～此外，在一个crg模块中，除了时钟系统外，还有复位系统，这部分我们就留到下篇文章在进行分享吧~如果你喜欢这篇文章的话，请关注我的公众号-熊熊的ic车间，里面还有ic设计和ic验证的学习资料和书籍等着你呢~欢迎您的关注！
门控时钟技术在低功耗设计中的应用
在综合阶段，设计者可以使用工具（如Synopsys的Design Compiler）的特定选项（如`set_clock_gating_style`）来指定使用哪种类型的门控时钟单元。通过这种方式，设计者能够在RTL编码阶段就考虑到低功耗设计，使得综合...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值