ERROR 总结

最新推荐文章于 2021-09-19 16:54:01 发布
最新推荐文章于 2021-09-19 16:54:01 发布
阅读量2.4k 收藏 6
点赞数 5
分类专栏： Verilog语法与技巧 文章标签： fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/luoai_2666/article/details/116611850
版权
博客内容概要：在FPGA设计中，错误如多重驱动、变量未定义、数据类型错误等是常见问题。例如，不能在多个并行的always语句中对同一信号赋值，assign只能对wire变量赋值，而always中的变量必须是reg类型。VIVADO中可能遇到Synth 8-91错误，即模糊的时钟事件控制，意味着always敏感变量未使用。解决这些问题需要正确声明和使用变量，避免冲突和未定义行为。
摘要由CSDN通过智能技术生成

通用

  1. 虽然各部分都是并行运行，但变量的声明要放在它首次出现的程序前面。

Quartus

  1. 分析综合是看语法逻辑，全编译是看能否在fpga上实现。比如逻辑用了5M的片上RAM，综合没问题，但是fpga上只有几K，编译就会报错。
  2. Error (10028): Can’t resolve multiple constant drivers for net “prbs15[0]” at test.v(24)
always @ (posedge clk or negedge rst_n) begin
    if(!rst_n)
		prbs15 <=15'b000_0000_0000_0001;
    else begin
     	temp <= prbs15[14]^prbs15[13];
    	for (i = 14; i >= 1; i = i - 1)
    	    begin
    	        prbs15[i] <= prbs15[i
最低0.47元/天 解锁文章
luoai_2666
关注
  • 5
    点赞
  • 踩
  • 6
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Verilog 语言在Quartus中编译出现的错误总结（二）
IOTsmallstudent的博客
07-31 2863
原因：这里会出现警告，虽然没有错误，也能正常编译，但如果不注意，很难找到错误。9600的位宽是14位，但我设置的是11位，他会按照11位的位宽给CNT赋值。原因：使用assign 进行赋值的时候，等号的左侧只能时wire型。原因：书写错误，逗号应该在数据类型的前面。
quartusⅡ编译时报错object “clk_out“ on left-hand side of assignment must have a net type
xiaolaoban0413的博客
08-30 9635
我在进行FPGA设计的时候遇到了这样的一个问题，找了很久也没有答案 Error (10219): Verilog HDL Continuous Assignment error at divider_five.v(45): object “clk_out” on left-hand side of assignment must have a net type 这是我的第45行代码 assign clk_out = (cnt1 | cnt2); 反复查找后依然没发现任何问题 最后怀疑是他的变量类型除
Quartus常见错误
deng_sai的专栏
03-20 1万+
Quartus常见错误 1.Error (10028): Can't resolve multiple constant drivers for net …… 解析：不能在两个以上always内对同一变量赋值，这个细节一般看书看资料会看到，但是编程时，就是没想到。   2.Error (10158): Verilog HDL Module Declaration error at clks
Quartus 2 使用错误集锦
Micheal
12-18 3444
1.Error: Top-level design entity "test" is undefined 原因：顶层模块的module名 没有和 工程名同名 解决方法：把顶层模块的 module名 改成 和工程名 同名 2.Error (10278): Verilog HDL Port Declaration error at test.v(4): input port "clk
verilog最最基本的知识 reg wire
山南水北有一方的博客
04-09 4065
1.输出寄存器reg类型 module QQ(a,b,c,clk); input a,b,clk; output reg c; always@(posedge clk) c=a+b; endmodule 可以看到输出c有一个寄存器驱动 2.输出寄存器类型，但没有触发条件时，软件会自动将触发器综合掉 module QQ(a,b,c,clk); input a,b,clk; output...
Error (10029): Constant driver at beep_control.v(56)解决.Can't resolve multiple constant drivers
Mr_liu_666的博客
10-15 5093
如下的源码便宜的时候报错 ： always @ (posedge sys_clk) begin if(!sys_rst_n) beepcnt <= 4'b0;//错误在这里 else if(beepflag == 1) begin if(beepcnt >= 16'd45_000) //if(beepcnt > 4'd5) beep &l...
自己整理的:学习verilog DHL问题笔记——Quartus常见错误
diantiaocao1146的博客
12-15 8490
我初学verilog语言，很多细节都没注意，按着自己的思想就写了，编译的时候才发现各种问题。这些都是我在学习中遇到的问题，还是很常见的。 1.Error (10028): Can't resolve multiple constant drivers for net …… 解析：不能在两个以上always内对同一变量赋值，这个细节一般看书看资料会看到，但是编程时，就是没想...
基于Pandas读取csv文件Error的总结
09-20
本文将对这些常见的错误进行总结，并提供相应的解决方案。 首先，错误类型之一是`OSError`，具体表现为"Initializing from file failed"。根据错误信息分析，问题出现在`_setup_parser_source`方法中，这通常意味着...
JSP errorPage设置方法
10-29
#### 五、总结 通过本文的介绍，相信您已经掌握了如何在 JSP 中使用 `errorPage` 进行错误页面的设置。合理利用这一特性，可以极大地提升您的应用程序在遇到错误时的健壮性和可用性。同时，结合 `web.xml` 文件中的...
Python中对错误NameError: name ‘xxx’ is not defined进行总结
04-30
最近在使用python过重遇到这个问题，NameError: name 'xxx' is not defined，在学习python或者在使用python的过程中这个问题大家肯定都遇到过，在这里我就这个问题总结以下几种情况： 错误NameError: name ‘xxx’ ...
Tasking Error 和Warning的总结和解决
10-28
英飞凌芯片很好用却很小众，所以使用Tasking调试时的Error就不像Keil那样容易搜出解决办法，那么我以一个初学者的身份总结了近期调试的一些心得，有DAP Miniwiggler和开发板连接的Error，有Tasking在Build后出现的...
java异常总结
01-07
### Java异常总结 #### 一、Java异常概述 在Java编程语言中，异常处理机制是一项非常重要的特性。它提供了一种方法来响应错误条件，并且能够有效地管理程序运行时可能出现的各种异常情况。Java中的异常主要分为两...
c语言ifb0是否正确的是,EDA技术与Verilog-中国大学mooc-题库零氪
weixin_31460419的博客
05-24 3763
EDA技术概述单元测验-第1章A1、用逻辑门描述一个全加器，是属于那个设计层次：A、晶体管级B、物理级C、门级D、系统级2、module cnt32 ( input clk, output reg[31:0] q ); always @(posedge clk) q = q + 1'b1; endmodule 上述HDL程序是用什么语言写的？A、C++B、JavaC、VerilogD、VHDL3、...
quartusII报错（Error (10170): Verilog HDL syntax error at sdram_control.v(152) near text "'h"; expect）
热门推荐
u013457088的专栏
06-01 10万+
Error (10170): Verilog HDL syntax error at sdram_control.v(152) near text "'h";  expecting ";" 对于.v文件内部定义的参数parameter 在引用的时候要带`号； 例如： 定义的parameter如下 parameter asize=23; //总地址宽度； parameter dsize=1
FPGA常见错误汇总
endure的博客
04-15 4万+
quartus错误: 1:Error (10170): Verilog HDL syntax error at add_and_counter.v(1) near text “_counter”; expecting “;” 解决方法：要保持工程名和文件名一致。 2.Error (10028): Can’t resolve multiple constant drivers for net “c...
Verilog HDL学习笔记（一）常见错误
weixin_34320724的博客
10-20 1万+
我初学verilog语言，很多细节都没注意，按着自己的思想就写了，编译的时候才发现各种问题。这些都是我在学习中遇到的问题，还是很常见的。 1.Error (10028): Can't resolve multiple constant driversfornet…… 解析：不能在两个以上always内对同一变量赋值，这个细节一般看书看资料会看到，但是编程时，就是没想到。 2.Er...
QUARTUS II常见错误剖析2
Go Forward Forever!
09-07 1万+
QUARTUS II常见错误剖析 made by lingfeng 1,Error (10053): Verilog HDL error at ADDBCD.v(13): can't index object "out" with zero packed or unpacked array dimensions 这个错误是由于OUT是个寄存器变量,在程序的开始忘记定义reg out 或者ou...
verilog中的for 循环
luoai_2666的博客
09-19 1万+
例1. module test( output reg [8:0] sumx , input [4:0] x ); parameter n = 3'd3; integer i ; always @ (*) begin sumx = 1 ; for( i=0; i<n; i=i+1 ) sumx = sumx + x ; end endmodule 令x=3，仿真结果 综合结果： for循环n次代表有n个相似的电路模块存在；代码上的“循环反馈”结构在阻塞赋值时代表前后
Verilog 变量初始化
luoai_2666的博客
04-23 1万+
reg型变量需要初始化 方法： always来时钟，用复位信号rst控制（通常用方法1） 定义时直接赋值，通常为0（没有复位信号时用方法2） 示例：用计数器生成复位信号，将寄存器变量初始化为零： //复位：1；工作：0 module test( refclk,rst ); input wire refclk; output reg rst; reg [2:0] time_cnt =3’d0; reg [2:0] time_cnt_n =3'd0; always@ (posedge refclk) beg
Uncaught Error
最新发布
04-02
Uncaught Error是指在JavaScript中发生的未...总结一下，Uncaught Error是指在JavaScript中发生的未捕获的错误。为了避免出现这种错误，我们可以使用try-catch块、错误处理函数或Promise的catch方法来捕获和处理错误。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值