ECE
文章平均质量分 80
EricWang1358
这个作者很懒,什么都没留下…
展开
-
[ECE] SRAM & DRAM
SRAM(Static Random-Access Memory,静态随机存取存储器)和DRAM(Dynamic Random-Access Memory,动态随机存取存储器)是两种主要的随机存取存储器技术,它们在计算机和其他电子设备中扮演着重要的角色。综上所述,SRAM和DRAM各有其优缺点,选择哪种内存技术取决于具体的应用需求和场景。SRAM因其高速和稳定性适用于高速缓存,而DRAM则因其大容量和适中的价格适用于主内存。原创 2024-05-14 21:43:22 · 896 阅读 · 0 评论 -
[ECE]Vivado设计流程中,“Synthesis“(综合)和 “Implementation“(实现)是两个关键步骤
在Vivado中,综合(Synthesis)和实现(Implementation)阶段主要关注的是硬件设计的准备,以便它可以被加载到FPGA上。测试台(testbench)是用来仿真(Simulation)你的设计的。:仿真后,Vivado会提供一个波形查看器(waveform viewer),你可以在其中查看所有仿真信号随时间的变化,以及各种断言(assertions)和检查点(checkpoints)的结果。测试台的编写和仿真通常是硬件开发流程中的初步验证步骤,目的是确保设计在逻辑上是正确的。原创 2024-04-27 22:00:30 · 1276 阅读 · 0 评论 -
[ECE] C8 解题必备
具体来说,在74HC164这款8位串行输入/并行输出移位寄存器的逻辑符号中,"CLR" 代表清除(clear)输入,而 "C1" 代表时钟输入。由于 "R"(CLR)与 "C1" 之间没有依赖前缀(dependency prefix),这表明清除功能不受时钟信号的控制。换句话说,无论时钟信号的状态如何,只要清除信号被激活(通常是被置为低电平),寄存器中的所有位就会被立即清除。清除(clear)功能是异步的。这里的“清除”功能通常指的是将移位寄存器中的所有位或特定位重置为初始状态(通常是逻辑“0”)。原创 2024-04-15 22:30:48 · 419 阅读 · 0 评论 -
[ECE]Chapter7 解题所需
在这里,“provisions”是指集成电路(IC)74121提供了外部R(电阻)和C(电容)连接的可能性。这个词通常在技术文档中用来指“提供”或“预备”,在这个上下文中,它意味着这个IC设计上允许用户连接外部的电阻和电容,这样可以让用户根据需求设定时间参数。这些外部组件用来影响IC的触发时间特性。原创 2024-04-15 19:43:09 · 692 阅读 · 0 评论 -
[ECE]7–2 Flip-Flops
如果J是关闭的而K是打开的,在时钟的下一个跳动时刻,灯将会熄灭(RESET)。但是,如果J和K都打开,那么每次时钟跳动,灯的状态就会切换:如果它原来是亮的,就会变暗,反之亦然。J-K触发器的J和K输入是同步输入,因为只有在时钟脉冲的触发边沿上,这些输入上的数据才会传输到触发器的输出。想象一下,有一种特殊的魔法盒子,它不会随时改变它的状态(亮灯或灭灯),而是等到一个特殊的时刻——我们称之为“时钟信号”的跳动时刻。D触发器的D输入是同步输入,因为只有在时钟脉冲的触发边沿上,输入上的数据才会传输到触发器的输出。原创 2024-04-01 19:18:23 · 606 阅读 · 0 评论 -
[ECE] 7–1 Latches
锁存器是一种具有两个稳定状态(双稳态)的临时存储设备,通常被归类为与触发器不同的类别。锁存器与触发器相似,因为它们都是双稳态设备,可以通过反馈排列使其处于两种状态之一,其中输出被连接回相反的输入。锁存器和触发器之间的主要区别在于改变状态的方法。锁存器是一种特殊的小存储装置,它有两个稳定的状态,可以保持在其中一个状态。它跟触发器有点像,都能保持在两种状态之一,通过一种叫反馈的方式,把输出连回到输入那里。锁存器和触发器的主要区别是它们改变状态的方式不一样。原创 2024-04-01 18:21:21 · 745 阅读 · 0 评论 -
[ECE] C7 Preview
这一章是关于锁存器、触发器、单稳态触发器和多谐振荡器在数字电子学中的基本原理和应用。目的是理解这些组件如何工作,如何使用逻辑门构建它们,以及它们在各种数字电路中的实际应用。通过这种方式组织章节,我们可以清楚地看到从基本概念到高级应用和故障排除的进展,提供了对数字电路组件的全面理解。原创 2024-04-01 17:50:02 · 755 阅读 · 0 评论 -
[ECE] Troubleshooting
TroubleshootingInternal Failures of IC Logic GatesExternal Opens and Shorts原创 2024-03-31 14:55:16 · 200 阅读 · 0 评论 -
6–11 Troubleshooting
strobing 是一种消除数字电路中毛刺问题的方法。例如,在一个时钟周期内,只有在时钟信号稳定且没有发生变化时,才允许电路的输出发生变化。这样可以确保在稳定状态下对输出进行采样,从而消除由于信号变化引起的毛刺。在图6-60中,74HC138译码器的A2A1A0输入通过二进制计数顺序变化,逻辑分析仪显示了输入和输出信号的波形。毛刺有时会导致数字系统的不正确行为,因此需要识别并解决。毛刺是数字电路输出中的临时和不需要的变化。来观察输入和输出信号的波形。,这在二进制计数器中是常见的。,可以取得合理的成功。原创 2024-03-16 17:01:05 · 333 阅读 · 0 评论 -
6–10 Parity Generators/Checkers
在数字系统中,当数字代码从系统的一个点传输到另一个点,或者当代码从一个系统传输到另一个系统时,可能会发生错误。这些错误表现为编码信息中位的非预期改变;也就是说,一个1可能由于组件故障或电气噪声而变成0,或者0变成1。在大多数数字系统中,即使发生单个位错误的概率也非常小,发生多个位错误的可能性甚至更小。然而,当一个错误发生但未被检测到时,它可能会在数字系统中造成严重问题。完成本节后,您应该能够:- 解释奇偶校验的概念- 使用异或门实现基本奇偶校验电路- 描述基本奇偶校验生成和检验逻辑的操作。原创 2024-03-16 16:44:27 · 805 阅读 · 0 评论 -
6–9 Demultiplexers
在分解复用器应用中,输入线被用作数据选择线。一个芯片选择输入被用作数据输入线,另一个芯片选择输入保持低电平以启用图中底部的内部负AND门。当数据选择线上的某个特定线路选中时,输入数据将从输入线路复制到相应的输出线路上。这种配置使得从单个输入线路复制到多个输出线路成为可能,从而实现了分解复用的功能。原创 2024-03-16 16:36:46 · 323 阅读 · 0 评论 -
6–8 Multiplexers (Data Selectors)
多路复用器(MUX)是一种允许来自多个源的数字信息被路由到单个线路上,以便通过该线路传输到一个共同的目的地的设备。基本的多路复用器有多个数据输入线和一条单独的输出线。它还有数据选择输入,允许将任何一个输入上的数字数据切换到输出线上。多路复用器也被称为数据选择器。完成本节后,您应该能够:- 解释多路复用器的基本操作原理- 描述74HC153和74HC151多路复用器- 扩展多路复用器以处理更多数据输入- 使用多路复用器作为逻辑函数生成器- 使用VHDL描述4输入和8输入多路复用器。原创 2024-03-16 16:00:28 · 847 阅读 · 0 评论 -
6–7 Code Converters
在这一节中,我们将研究使用组合逻辑电路将一个编码转换为另一个编码的一些方法。完成本节后,您应该能够:- 解释将BCD转换为二进制的过程- 使用异或门在二进制和格雷码之间进行转换。原创 2024-03-16 15:15:58 · 811 阅读 · 0 评论 -
6–6 Encoders
编码器是一种组合逻辑电路,实质上执行了一个“反向”解码器功能。编码器接受一个表示数字(例如十进制或八进制数字)的输入上的有效电平,并将其转换为编码输出,例如BCD或二进制。编码器也可以被设计用来编码各种符号和字母字符。从熟悉的符号或数字转换为编码格式的过程称为编码。原创 2024-03-16 14:36:33 · 726 阅读 · 0 评论 -
6–5 Decoders
and from解码器是一种数字电路,它,并通过指定的输出电平。在一般形式下,解码器有,并有从。在本节中,介绍了三种固定功能的集成电路解码器。这些基本原理可以扩展到其他类型的解码器。原创 2024-03-16 14:20:37 · 947 阅读 · 0 评论 -
6–4 Comparators
比较器的基本功能是比较两个二进制量的大小,以确定这些量之间的关系。在其最简单的形式中,比较器电路确定两个数字是否相等。完成本节后,您应该能够。原创 2024-03-16 13:23:52 · 696 阅读 · 0 评论 -
6–3 Ripple Carry and Look-Ahead Carry Adders
如上一节所述,并行加法器可以根据处理级间内部进位的方式分为两类。这两类是串行进位和前瞻进位。在外部方面,这两种类型的加法器在输入和输出方面是相同的。区别在于它们可以对数字进行加法的速度。前瞻进位加法器比串行进位加法器快得多。完成本节后,您应该能够u 讨论串行进位加法器和前瞻进位加法器之间的区别u 说明前瞻进位加法的优点u 定义进位生成和进位传递,并解释它们的区别u 开发前瞻进位逻辑u 解释为什么级联的74HC283既表现出串行进位又表现出前瞻进位的特性。原创 2024-03-16 12:53:34 · 986 阅读 · 0 评论 -
6–2 Parallel Binary Adders
After completing this section, you should be able tou Use full-adders to implement a parallel binary adderu Explain the addition process in a parallel binary adderu Use the truth table for a 4-bit parallel adderu Apply two 74HC283s for the addition of two原创 2024-03-16 12:34:26 · 807 阅读 · 0 评论 -
6–1 Half and Full Adders
半加器是一种组合逻辑电路,它可以对两个一位二进制数进行相加,并产生一个和位(Sum)和一个进位位(Carry)。- 进位输出(Cout)= (A 与 B) 或者 (Cin 与 (A 异或 B)) ((A AND B) OR (Cin AND (A XOR B)))- 和位(S)= A 异或 B 异或 Cin (A XOR B XOR Cin)- 输入:两个一位二进制数(A 和 B)和一个进位输入(Cin)- 和位(S)= A 异或 B (A XOR B)- 输出:和位(S)和进位位(C)原创 2024-03-16 12:07:22 · 866 阅读 · 0 评论 -
5–7 Troubleshooting
在本节中,将使用示波器来排除固定功能逻辑电路的故障,当一个设备输出连接到多个设备输入时。此外,还将通过使用示波器或逻辑分析仪来示范信号跟踪和波形分析方法的示例,以定位组合逻辑电路中的故障。在组合逻辑电路中,一个驱动设备的输出可以连接到两个或多个负载设备,如图5-44所示。连接路径共享一个称为节点的公共电气点。图5-44中的驱动设备正在驱动节点,其他设备表示连接到节点的负载。驱动设备可以驱动多达其指定的扇出数量的负载设备输入。在这种情况下可能发生几种类型的故障。原创 2024-03-16 00:08:39 · 826 阅读 · 0 评论 -
[ECE] C5
1. AND-OR logic can have only two 2-input AND gates.2. AOI is an acronym for AND-OR-Invert.3. If the inputs of an exclusive-OR gate are the same, the output is LOW (0).4. If the inputs of an exclusive-NOR gate are different, the output is HIGH (1).5. A par原创 2024-03-15 23:50:28 · 748 阅读 · 0 评论 -
[ECE] C4
1. Variable, complement, and literal are all terms used in Boolean algebra.2. Addition in Boolean algebra is equivalent to the NOR function.3. Multiplication in Boolean algebra is equivalent to the AND function.4. The commutative law, associative law, and原创 2024-03-15 22:30:01 · 790 阅读 · 0 评论 -
[ECE] The Quine-McCluskey Method
原创 2024-03-15 21:54:41 · 336 阅读 · 0 评论 -
[ECE] C3
这里的 "active-High" 和 "active-Low" 指的是逻辑门的输出状态与它们所代表的逻辑级别。换言之,NOR门的输出与输入是相反的。当所有输入均为LOW时(0),输出为HIGH(1,active-High);只要至少有一个输入为HIGH时(1),输出即为LOW(0,active-Low)。它们的真值表是相同的,因为NOR门本质上是一个OR门后跟一个NOT门。可不可以理解为,事件P是output等于High,如果P为真,那么就是说active,所以叫active—High?原创 2024-03-15 21:15:35 · 867 阅读 · 0 评论 -
[ECE] C2
1. (a) 1370: 10 (b) 6725: 100 (c) 7051: 1000 (d) 58.72: 0.12. (a) 51 = (5 * 10) + (1 * 1) (b)137 = (1 * 100) + (3 * 10) + (7 * 1) (c) 1492 = (1 * 1000) + (4 * 100) + (9 * 10) + (2 * 1) (d) 106.58 = (1 * 100) + (0 * 10) + (6 * 1) + (5 * 0.1) + (8 * 0.01) s原创 2024-03-15 17:51:39 · 904 阅读 · 0 评论 -
[ECE] 1-6章知识点速查
以下是对两者的解释、数字量相对于模拟量的优势,以及它们在电子技术中的应用示例。:是一种将电路的所有元件(如晶体管、电阻、电容等)集成在一块半导体晶片上的电子器件,用于实现特定的电子功能。总的来说,机电一体化系统是一种高度集成的系统,它利用电子技术和计算机技术来控制和优化机械系统的性能。:二进制数中的每一位,可以表示不同的数值(例如,二进制数101中有三位)。:二进制中的一个数字,可以是0或1,是计算机中数据存储的最小单位。:一种特定频率的周期性信号,用于同步数字电路中的操作。原创 2024-03-15 15:57:26 · 852 阅读 · 0 评论 -
[ECE] 5–7 Troubleshooting-1
In this section, an oscilloscope is used to troubleshoot a fixed-function logic circuit when a device output is connected to several device inputs. Also, an example of signal tracing and waveform analysis methods is presented using a scope or logic analyze原创 2024-03-10 12:51:01 · 349 阅读 · 0 评论 -
5–5 Pulse Waveform Operation
在这一节中,我们会学习如何分析组合逻辑电路,这些电路接受脉冲波形输入。需要注意的是,无论输入是脉冲还是恒定电平,各个门的操作都是相同的。逻辑电路在任何特定时间的输出都依赖于那一刻的输入,因此时变输入的关系是非常重要的。,我们知道当A和B都为高电平,或者A和C都为高电平,或者所有输入都为高电平时,输出X为低电平。在时序图中展示了输出波形X,以及在与门输出处的中间波形Y。在给出的示例5-12中,要求确定图5-31中电路的最终输出波形X,输入波形为A、B和C,如图所示。在例子中,通过逻辑表达式。原创 2024-03-10 12:43:53 · 379 阅读 · 0 评论 -
5–3 -4 The Universal Property of NAND and NOR Gates
Up to this point, you have studied combinational circuits implemented with AND gates, OR gates, and inverters.In this section, the universal property of the NAND gate and the NOR gate is discussed.The universality of the NAND gate means that it can be used原创 2024-03-10 11:58:55 · 831 阅读 · 0 评论 -
[ECE] 5–2 Implementing Combinational Logic
In this section, examples are used to illustrate how to implement a logic circuit from a Boolean expression or a truth table. Minimization of a logic circuit using the methods covered in Chapter 4 is also included.After completing this section, you should原创 2024-03-10 11:43:32 · 361 阅读 · 0 评论 -
[ECE] 5–1 Basic Combinational Logic Circuits
这样,无论数据位的组合如何,最终的输出(包含数据位和偶校验位)总会有偶数个1,这就是所谓的偶校验。如果在传输过程中由于某种原因(比如电磁干扰)造成一个位发生了变化,接收方可以通过检查所有位(包括校验位)的总和是否为偶数来判断数据是否有误。如果两个输入相同,则输出0。对于偶校验位,我们希望在数据位的总数中有偶数个1,这样如果在任何数据传输中有一个位被错误地改变了,接收方可以通过校验位检测到错误。如果输入数据位中有奇数个1,经过这些异或门的操作,最终的输出将会是1,使得包括校验位在内的总数变成偶数个1。原创 2024-03-10 11:34:18 · 697 阅读 · 0 评论 -
[ECE] List Check of Chapter 5
本部分涵盖了组合逻辑电路如何处理随时间变化的信号的分析,这对于理解它们在现实世界应用中的操作至关重要。这涉及使用基本逻辑门(与、或、非等)创建可以执行复杂操作(如加法、减法和比较)的电路。NAND和NOR门是通用的,意味着它们可以用来构建任何其他类型的逻辑门或组合逻辑电路。这些电路对输入信号执行特定的逻辑操作,以产生所需的输出信号,没有任何存储元素。本节提供了识别和解决数字逻辑电路中常见问题的策略和技术,确保其正确操作。理解NAND和NOR门在数字逻辑中的重要性。学习如何设计和构建特定功能的组合逻辑电路。原创 2024-03-09 17:54:20 · 1155 阅读 · 0 评论 -
[ECE] 4–11 The Quine-McCluskey Method
with minterms for each prime implicant 主要蕴涵项 checked, as shown in Table 4–13.原创 2024-03-09 17:50:22 · 755 阅读 · 0 评论 -
[ECE] 4–10 Karnaugh Map POS Minimization
After completing this section, you should be able tou Map a standard POS expression on a Karnaugh mapu Combine the 0s on the map into maximum groupsu Determine the minimum sum term for each group on the mapu Combine the minimum sum terms to form a minimum原创 2024-03-09 17:28:52 · 362 阅读 · 0 评论 -
[ECE] 4–9 Karnaugh Map SOP Minimization
with tuu。原创 2024-03-09 17:18:18 · 821 阅读 · 0 评论 -
[ECE] 4–8 The Karnaugh Map
u。原创 2024-03-09 16:11:56 · 1125 阅读 · 0 评论 -
[R] 4–7 Boolean Expressions and Truth Tables
After completing this section, you should be able tou Convert a standard SOP expression into truth table formatu Convert a standard POS expression into truth table formatu Derive a standard expression from a truth tableu Properly interpret truth table data原创 2024-03-09 16:05:32 · 335 阅读 · 0 评论 -
[ECE] 4–6 Standard Forms of Boolean Expressions
uutheuu。原创 2024-03-09 15:59:15 · 819 阅读 · 0 评论 -
[ECE] 4–5 Logic Simplification Using Boolean Algebra
A logic expression can be reduced to its simplest form or changed to a more convenient form to implement the expression most efficiently using Boolean algebra. The approach taken in this section is to use the basic laws, rules, and theorems of Boolean alge原创 2024-03-08 16:00:12 · 340 阅读 · 0 评论 -
[ECE] 4–4 Boolean Analysis of Logic Circuits
After completing this section, you should be able tou Determine the Boolean expression for a combination of gatesu Evaluate the logic operation of a circuit from the Boolean expressionu Construct a truth tableTo derive the Boolean expression for a given co原创 2024-03-08 15:52:24 · 921 阅读 · 0 评论