后仿真中的关于延时问题（GLS延迟模式选定原则）

已于 2024-07-13 09:57:11 修改
阅读量336 收藏 2
点赞数 4
分类专栏： GLS网表仿真，那些应该啃得硬骨头 文章标签： 门延迟 后仿真
于 2024-05-16 13:40:58 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_16423857/article/details/138955185
版权
本文探讨后仿真中遇到的延时问题，当模块内同时存在分布延迟和module-path-delay时，如何选择合适的延迟值。VCS仿真器在不同编译选项下有不同的处理方式：+delay_mode_path 采用module-path-delay，+delay_mode_distributed 采用分布延迟，+delay_mode_zero 和 +delay_mode_unit 则依据特定规则。在传输延迟模式下关注module-path-delay，在惯性延迟模式下需考虑规则设定。
摘要由CSDN通过智能技术生成

目录

一 问题背景

二 规则设定 

三 思维扩展 

一 问题背景

了解到这里，大家可能会有个疑问：据我们常见，一个模块中不仅包含specify块,还会包含大量的门单元等语句。我们通常在specify块中会指定模块路径延迟, 模块内的路径单元(基本的门级单元、开关级元件或者子模块)又存在分布延迟,。

模块中这两种延迟经常会共存,那么此时进行仿真时应该使用哪种延迟呢？两种延迟下延时大小如果相等，还好说，如果不相等，那么采取哪种数值呢？

如下图所示：

例子中存在分布延迟大小为7，module -path-delay 大小为7的延迟数据

分布延迟和路径延时的图中显示，如下图所示： 

了解本专栏 订阅专栏 解锁全文
那么菜
关注
专栏目录
订阅专栏
后仿真中《SDF反标必懂连载篇》之 探究 SDF延迟精度 与 timescale 精度问题
那么菜的博客
07-20 1001
本篇文章，同样属于后仿真中的SDF反标系列文章内容之一。今天，将前仿真中的timescale 和 后仿真中 timescale+sdf 延迟数据，进行贯通讲解。不要忽视这部分内容，因为后仿真的成功准确与否，时间精度问题，很重要。为什么？接下来一一讲解。
后仿真中《SDF反标必懂连载篇》之 timing violation 你读对了？
最新发布
那么菜的博客
07-02 1109
大家好，今天主要记录和大家分享一下，最近一直在搞的GLS，一点点仿真心得。对于第一次实战门级网表仿真的朋友，肯定内心有一万个疑问不解。其实没有别的办法，向有经验的老师傅请教，是一个不错的渠道。另外，我们要自己上心，有疑问，解决疑问，才能真正的成长。
VCS后仿调试记录（Pre-PR）
PoPo's Blog
05-02 9483
在项目搭建和调试后仿环境时做了很多工作，因此希望总结一下使用VCS做芯片后仿的步骤和遇到的一些主要问题。芯片后仿真又可分为PR前仿真（综合后）和PR后仿真（布局布线后），本文记录Pre-PR仿真的部分。
后仿真中的关于延时问题（物理特性角度）
那么菜的博客
05-07 1195
大家都知道，后仿真讲究仿真时序。那么，在网表阶段，接触到后仿延时问题。今天总结一下。
VCS仿真命令详解 1
heiguang2005的专栏
05-17 5442
可以在任何模块或文件中指定的模块上的指定信号上进行过滤。2禁用在celldefine编译器指令定义的所有模块中或在用-v或-y编译时选项指定的库中定义的所有模块中记录网络和寄存器的转换时间以及网络和寄存器的值，无论这些库中的模块是否在`celldefine编译器指令是否存在。-cm_hier ：在为行，条件，FSM或翻转覆盖率进行编译时，指定一个配置文件，该文件指定模块定义，源文件或模块实例及其子层次结构，您希望VCS从覆盖范围中排除它，或者将其作为为覆盖而编译的设计的唯一部分。
[SV]Verilog中的延时模型
元直的博客
05-18 5545
Verilog中的延时模型 一、专业术语定义 模块路径(module path): 穿过模块，连接模块输入(input端口或inout端口）到模块输出(output端口或inout端口）的路径。 路径延时(path delay)：与特定路径相关的延时 PLI：编程语言接口，提供 Verilog数据结构的过程访问。 时序检查(timing check)：监视两个输入信号的关系并检查的系统任务，以保证电路能正确工作。 时序驱动设计(ti...
关于PVT、corner、RC乱炖
lzf12366的博客
01-08 1554
在早期工艺，一般cell的R值都远大于net的R值，与C相乘的时候net的R就可以忽略不计，所以对于一条net来讲，它的C是我们要重点关注的，可以说这时候电容占主导地位。而后，随着工艺的进步，cell的R值不再“远大于”net的R值，尤其对比较长的net，它的电阻已经到了不可忽略的地步，因此再单单选用C的极大极小来代表net delay的极大极小变得不再那么可取，所以我们要综合考虑net的RC情况。此时，电阻率是线宽跟线间距的函数。所以一般来说，net的电容越小，电阻越小，这段net的delay就越小。
VCS常用仿真选项开关及步骤总结
热门推荐
TroubleMaker
08-07 3万+
转自：https://blog.csdn.net/bcs_01/article/details/79803304 转自：https://blog.csdn.net/wonder_coole/article/details/79618696 1.VCS的仿真选项分编译（compile-time）选项和运行（run-time）选项，同时本文增加了调试选项。 1.1 VCS常用的编译选项 ...
SystemVerilog/Verilog中的仿真延时建模之模块路径延时（specify）
那么菜的博客
05-08 1128
并行连接表示每条延迟路径只有一个源端和目的端,其语法格式如下：(=>) =;其中delay_value可以为1~3个延迟量表达方式,延迟量也可以采用"最小值：典型值：最大值"的形式,如果延迟量多于两个,则可以使用小括号将延迟量包括其来,延迟量之间用逗号分隔.一般只包含*>和=>连接的路径,在其中仅描述简单的源端到目的端的延迟,属于基本模块路径延迟表示形式.
门级网表仿真基本知识点整理
05-18
在进行PR网表的后仿真时，需要告知仿真工具各个cell之间的延迟以及触发器D端到Q端的延迟，这通常通过SDF文件来实现。 综上所述，门级网表仿真是一项复杂而重要的任务，它不仅涉及大量的技术术语和概念，还要求...
stata 关于gls的蒙特卡洛实验
11-29
简单的stata小代码,关于广义最小二乘法的蒙特卡洛实验
【转】NB的specify
weixin_30239339的博客
08-25 862
specify block用来描述从源点（source：input/inout port）到终点（destination：output/inout port）的路径延时（path delay），由specify开始，到endspecify结束，并且只能在模块内部声明，具有精确性（accuracy）和模块性（modularity）的特点。specify block可以用来执行以下三个任务：一、描述横...
setTimeout/setInterval delay数值过大问题
李刚的学习专栏
03-31 1262
delay 参数将转换为带符号的32位整数，这有效地将延迟限制为 2147483647 ms（约 24.8 天） 2147483647 === Math.pow(2, 31) - 1 === parseInt('01111111111111111111111111111111', 2) 在nodejs和浏览器中执行的情况有所差异 Nodejs 中 setInterval(callback, de...
DSP28335— DELAY_US总结
#elseif
03-05 1万+
在很多程序中都会调用延时程序DELAY_US（A）,在文件DSP281x_Examples.h中有如下宏定义： #define DELAY_US(A) DSP28x_usDelay(((((long double) A * 1000.0L) / (long double)CPU_RATE) - 9.0L) / 5.0L) 从定义很容易推算出，需要延时A微妙就把DELAY_US（）的参数设置为A
命令行编译不包括路径集_VCS编译仿真常用选项
weixin_39759155的博客
11-28 2236
大家好，提前预祝大家儿童节快乐！！！儿童节快乐今天，整理了一下VCS编译和仿真常用的选项，需要的转走。VCS的仿真选项分编译(compile-time)选项和运行(run-time)选项。常用编译选项选项说明-debug_pp产生vdp文件，enable DVE 后处理-debug相对-debug_pp，使能UCLI命令行-debug_all相对-debug，多了单步调试...
在ncverilog仿真条件设置中+nospecify　，+notimingcheck　和　+delay_mode_zero之间有什么区别
tbzj_2000的博客
12-21 2万+
+nospecify　，+notimingcheck　和　+delay_mode_zero 三个选项的详细分析说明
奔驰GLS400汽车使用手册用户操作说明书pdf电子版下载.pdf
08-08
根据提供的文件内容，以下是关于奔驰GLS400汽车使用手册的知识点： 1. 手册结构与符号说明：用户手册包含了多种符号，用以区分不同类型的信息。其中，“G”符号表示警告信息，提醒用户注意可能危及健康或生命安全的...
ecef_gls算法仿真代码
11-24
在仿真代码中，工程师可以自行设定不同的参数和条件，进行多组仿真实验，以便更全面地了解ecef_gls算法在不同情况下的表现和适用性。通过对仿真结果的分析和对比，可以进一步优化算法的参数设定和工作方式，从而提高...
Quartus 警告分析
xiaoyangger的专栏
04-07 1486
1.Found clock-sensitive change during active clock edge at time on register "" 原因:vector source file中时钟敏感信号(如:数据,允许端,清零,同步加 载等)在时钟的边缘同时变化.而时钟敏感信号是不能在时钟边沿变化的.其后 果为导致结果不正确. 措施:编辑vector source file
VCS命令详解(一):编译命令
Ky
12-22 3万+
VCS仿真命令详解编译时候的命令（按字母排序）ACDEF 本文中所有命令基于VCS2014版 编译时候的命令（按字母排序） A -ams：允许在VCS两步模式下使用Verilog-AMS代码。 -ams_discipline <discipline_name>：在VCS两步模式下，指定VerilogAMS中的默认离散规则。 -ams_iereport：在VCS 两步模式下提供自动插入的连接模块（AICM）信息。 -as ：指定备用汇编器。仅适用于增量编译模式，这是默认设置。 IBM RS / 6
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

那么菜

你的鼓励和批评是我最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值