VCS工具学习笔记（7）

最新推荐文章于 2023-11-23 10:51:00 发布

在路上-正出发

最新推荐文章于 2023-11-23 10:51:00 发布

阅读量850

点赞数 1

分类专栏： Synosys EDA Tool 学习笔记文章标签： VCS IC设计 vcs DVE 代码覆盖率

From Xu_Y_B

本文链接：https://blog.csdn.net/qq_43045275/article/details/127817862

版权

Synosys EDA Tool 学习笔记专栏收录该内容

24 篇文章 53 订阅

订阅专栏

// VCS coverage off // VCS coverage on

模块屏蔽/添加

引言

按照视频的讲解进度，继续学习 VCS的使用。

前几篇文章：

本文主要是关于 代码覆盖率 。（很重要）

本系列文章建议电脑端查看~~

代码覆盖率

行覆盖率一般要求达到99%以上，否则，可能是设计存在冗余，意味着面积增大，成本增加。

覆盖率类型

代码覆盖率分析流程

实际操作

这里拿我之前写过的一个状态机设计进行实验。源码见下面的博客链接：

FSM实例——按键消抖及状态检测https://blog.csdn.net/qq_43045275/article/details/124394454

仿真文件最后的 $stop 改成 $finish

这里就分享一下我的makefile吧。供参考~~

.PHONY: com cov clean debug

OUTPUT = simv_FSM_EXP

VPD_SW_DEFINE = +define+VPD_TEST
INC_C_DIR   = ./RTL/my_printf.c

# code coverage command
CM = -cm line+cond+fsm+branch+tgl
CM_NAME = -cm_name $(OUTPUT)
CM_DIR = -cm_dir ./$(OUTPUT).vdb

# vpdfile name
VPD_NAME = $(OUTPUT).vpd


# compile command
VCS = vcs -full64 -cpp g++-4.8 -cc gcc-4.8 -LDFLAGS -Wl,--no-as-needed   \
	  -simprofile 							 \
	  -sverilog +v2k -timescale=1ns/1ns      \
      -debug_access+r 	             		 \
      -Mupdate								 \
      +notimingcheck			     		 \
      +nospecify			                 \
      +vcs+flush+all			             \
      $(VPD_SW_DEFINE)						 \
      -o $(OUTPUT)							 \
      -l compile.log						 \
      $(CM)				                 	 \
      $(CM_NAME)							 \
      $(CM_DIR)								 \
      -cm_hier ./vcs_cov.cfg
      							 
      

# simulation command
SIM = ./$(OUTPUT)							 \
      -l $(OUTPUT).log						 \
	  $(CM) $(CM_NAME) $(CM_DIR)	         \
	  $(VPD_NAME)							 \
	  

# start complie
com:	
	find -name "*.v" >filelist.f 
	$(VCS) -f filelist.f


# start simulation
sim:
	$(SIM)
	#mv vcdplus.vpd $(VPD_NAME)

# show the coverage
cov:
	dve -full64 -covdir *.vdb &
debug:
	dve -full64 -vpd $(OUTPUT).vpd &

# start clean
clean:
	rm -rf ./csrc *.daidir *.log *.vpd *.vdb simv* *.key *race.out* *.so.* *profile* *.f

仿真执行完毕后，通过下面的命令查看：