Xilinx FPGA GTX的DRP速率配置详解

已于 2024-05-23 17:23:46 修改
阅读量1w 收藏 157
点赞数 17
分类专栏： FPGA 文章标签： fpga/cpld GTX/GTH/GTP DPR配置
于 2022-01-24 17:58:57 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u014586651/article/details/122672182
版权

目录

1 概述

本文用于讲解xilinx FPGA中的GTX的DRP的配置情况，用示例讲解配置过程。

GTX 是FPGA的高速bank 信号模块；

DRP即Dynamic Reconfiguration Port，动态重配置端口，允许动态修改设备的参数。

2 引用

《UG476》 7 Series FPGAs GTX/GTH Transceivers

《pg168》 7 Series FPGAs Transceivers Wizard v3.5

3 DRP的信号端口

在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

4 DRP的读写时序

在这里插入图片描述

在这里插入图片描述

5 GTX的速率的配置关系

5.1 CPLL模式的速率配置关系

CPLL的速率一般为0-6Gbps。

在这里插入图片描述

在这里插入图片描述

5.2 QPLL模式的速率配置关系

在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

6 速率相关DRP寄存器地址设置

在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

7 典型协议的速率配置关系

7.1 CPLL配置情况

在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

7.2 QPLL配置情况

在这里插入图片描述

8 GTX例程代码中的DRP位置

在这里插入图片描述

9 相关文章

基于xilinx vivado的GTX/GTP ip核设置与例程代码使用详解

Xilinx FPGA GTX的DRP（Dynamic Reconfiguration Port）的时序配置模块

参考时钟与GTX linerate的配置关系与快速计算表格如下：
表格样式：
在这里插入图片描述
计算表格下载地址：

xilinx GTX 用DRP接口配置linerate的计算表格

风中月隐
关注
  • 17
    点赞
  • 踩
  • 157
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 6
    评论
专栏目录
Xilinx FPGA平台GTX简易使用教程（汇总篇）
数字IC/FPGA杂货铺，找一找，或许有你想要的~
11-21 3万+
Xilinx平台GTX简易使用教程，先“知其然”，慢慢再研究“所以然”。
Xilinx FPGA平台GTX简易使用教程（三）GTX复位与初始化
数字IC/FPGA杂货铺，找一找，或许有你想要的~
11-27 9501
所有IP核没有正确工作，原因一半是时钟，一半是复位。
XAPP888 例程、文档 Xilinx FPGA 动态重新配置频率
04-07
Xilinx MMCM and PLL Dynamic Reconfiguration FPGA MMCM PLL 动态重新配置频率 DRP动态调整MMCME2时钟频率 示例程序xapp888 XAPP888 文档
Xilinx FPGA GTX的DRP（Dynamic Reconfiguration Port）的时序配置模块
01-24
Xilinx FPGA GTX的DRP的时序配置模块，有如下特性： 1）使用verilog hdl语言编写； 2）对DRP动态可重配置，可读可写； 3）地址数据可根据需求自己更改 4）用户端口与GT*端口分开，互补干扰
Xilinx 7系列MMCM/PLL端口简介
最新发布
u011565038的博客
04-24 1075
在FPGA设计中，MMCM和PLL的端口允许设计者进行各种配置，包括设置时钟源的选择、分频系数、相位偏移等参数。此外，这些端口还可以提供时钟信号的状态信息，如是否锁定、频率误差等，以便设计者进行监控和调试。
XILINX的GTX官方例程的讲解
weixin_44253012的博客
03-17 1347
这篇文章详细介绍了GTX的官方例程，可以帮助你理解和修改，从而更好的使用GTX核
ULTRAL SCALE+ FPGA DRP功能
weixin_37281967的博客
03-02 121
Xilinx FPGA平台GTX简易使用教程（四）GTX IP核配置教程
qq_43618170的博客
10-11 3134
XilinxGTX IP核配置教程
Xilinx时钟的动态配置（DRP 接口）
qq_42959171的博客
09-20 243
参考设计使用处理MMCM地址的状态机驱动DRP端口，读取前面的值，屏蔽需要更改的位，设置新值，最后将该值写入MMCM DRP端口。
XILINX的IP核GTX的配置
weixin_44253012的博客
03-10 1561
看了众多文章，虽然很多已经写的很详细了，但很少有文章讲到各项配置的意义，选择这些选项是要干嘛，不选会咋样？这些问题在学习过程中一直困扰我，所以我写了这篇文章希望可以和我有同样问题的伙伴一起交流
XILINX DRP接口时序
qq_38158367的博客
08-19 933
DRP接口时序 xilinx动态重配置 GTH的DRP接口
xapp888_pll配置_mmcm_XILINXFPGA_xilinxmmcmdrp_cm888
09-11
xilinx fpga各版本mmcm/pll动态配置RTL代码，包括testbench
xilinx GTX 用DRP接口配置linerate的计算表格
01-24
表格里包括以下内容： 1）DRP的速率配置地址，填写值含义； 2）CPLL模式下的linerate与PLLCLOK的的关系； 3）3.1875GHZ的linerate速率输出与参考时钟为212.5HZ的配置例程 4）表格里的项绿色框后面的值为计算输出的值
FPAG#SRIO（RAPIDIO）动态调节速率（DRP）源码
05-21
正常情况下需要重新配置IP核才能实现，而此代码能够实现给系统一个速率切换信号然后自动匹配响应的速率传递数据 适合人群：有一定Verilog编程基础，工作中需要用到SRIO的开发人员或者学生。 阅读建议：了解SRIO工作...
FPGA 时钟动态重配置/MMCM-DRP
RayAdass的博客
06-21 828
介绍了Altera平台和Xilinx平台的锁相环动态重配置原理以及配置流程
Xilinx 系列 FPGA 高速收发器的一些知识
weiweiliulu的专栏
07-02 7381
GT的意思是Gigabyte Transceiver ,G比特收发器，通常叫serdes 、高速收发器。GT有GTP GTX GTH GTZ 。 TX和RX： 严格说TX应该是Transmitter ,表示发送部分， RX是Receiver .，表示接受部分 。 包含两大部分，PMA PCS。 PMA主要功能是 ： 串并转换和模拟部分。 PCS主要是并行数字电路处理。 ibert 是Xil...
Xilinx FPGA平台GTX简易使用教程（二）GTX时钟篇
热门推荐
数字IC/FPGA杂货铺，找一找，或许有你想要的~
11-24 1万+
时钟就是脉搏，能否工作全靠它！
Xilinx FPGA部分重配置操作流程
坚持
11-03 1万+
部分重配置，既动态配置部分芯片时，芯片的其他部分可正常工作，且向芯片中下载部分 配置bit文件时，芯片的DONE脚不被拉低。 使用FPGA的这一特性，可实现对芯片的分时复用。 首先做部分重配置的FPGA内部必须要有TBUF，因为在部分可重配置中，重配置模块和其它模块的连接要使用由TBUF构成的总线宏（在设计中重配置模块不需要与其他模块连接的情况没考虑过）。SpartanII, Spartan
FPGA深度学习加速(1) - Xilinx ug892-Vivado design flows overview (Vivado设计流程简述) - 阅读笔记
JeremyZhao1998的博客
02-23 3191
使用Vivado的FPGA开发(1)，了解Vivado工具的设计流程，Xilinx官方ug892文档的阅读笔记。
xilinx fpga gtx的drp(dynamic reconfiguration port)的时序配置模块
05-13
Xilinx FPGA GTX的DRP可以动态重配置，这使得用户可以在不重新编程FPGA的情况下更改GTX的配置，从而提高设计的灵活性。 DRP动态重配置端口有两个，一个用于读取GTX的当前配置，另一个用于写入新的配置值。 在GTX的DRP中，时序配置模块用于处理配置流水线的时序，并且保证了流水线的正确数据传输。时序配置模块的输入是由写端口输入的新配置数据，它通过DRP配置流水线中的各级来生成正确的时钟和控制信号，使数据能够在正确的时间到达配置寄存器。 时序配置模块具有多个重要的时序参数。其中，读操作的时钟速度和写操作的时钟速度必须满足时序要求，以保证正确的数据传输和处理。此外，配置寄存器需要正确的时序，在新的配置值输入后，必须使用正确的时钟以正确的时间将数据传输到适当的位置。 为了确保时序配置模块的正确工作，需要进行严格的数据路径分析和时序调整。 FPGA设计人员必须对时序配置模块的各个参数进行仔细分析和测试，并根据实际设计需求进行调整。这样，就可以保证FPGA GTX的DRP功能的高效性和可靠性，并提高FPGA设计的良好性能。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 6
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

风中月隐

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值