第23篇：使能异步复位D触发器

于 2024-04-01 10:13:20 发布
阅读量650 收藏 1
点赞数 7
分类专栏： 数字逻辑（DE2-115） 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_47841246/article/details/137222697
版权
本文介绍了如何在上篇的基础上，通过Verilog设计一个带使能功能的异步复位D触发器，使用SW[0]作为数据输入，CLK和KEY[1]控制复位，EN信号控制使能，通过DE2-115开发板和ModelSim进行仿真，展示了LEDR0的输出结果。
摘要由CSDN通过智能技术生成

Q：在上篇的异步复位D触发器中添加一个使能信号来实现带使能功能的异步复位D触发器。

A：只要复位信号为高电平（RST=1)且CLK为时钟上升沿， 如果使能信号也为高电平（EN=1），输入数据才会被存储。

带使能功能的异步复位D触发器Verilog代码：

使用DE2-115开发板的SW[0]作为数据输入D，KEY[0]作为时钟输入CLK，KEY[1]作为异步复位信号，SW[1]作为使能信号，LEDR0显示触发器的输出值Q。ModelSim仿真结果：

Terasic友晶科技
关注
  • 7
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
（126）Verilog[同步复位D触发器设计]
m0_46498597的博客
06-06 526
第一，Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。
（125）Verilog[异步复位D触发器设计]
m0_46498597的博客
06-10 716
第一，Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。
D触发器
Ding_ding_fly的博客
02-05 1万+
D触发器 1.     一个基本的上升沿D触发器 根据上面的电路符号和功能表不难看出，一个基本的D 触发器的工作原理为：当时钟信号的上升沿到来时，输入端口D 的数据将传递给输出端口Q 和输出端口Q。在此，输出端口Q 和输出端口Q 除了反相之外，其他特性都是相同的。 程序如下： module D_flip_flop(     input [1:0] d,     input
实验1： 实现带有使能端的D触发器
weixin_73453526的博客
05-14 4242
带有使能端的D触发器是数字电路设计中的重要组成部分，它可以被用于各种应用中，例如时序控制、计数器、状态机等。在实现D锁存器时我们上面是用与非门来实现的，其实也可以用或非门来实现当然，用或非门时会稍有不同，锁存信息控制端的输入正好相反，其他不变即要么都是与非门，要么都是或非门。触发器是数字电路中最基本的存储器件之一，可以用来存储单个比特的信息。带使能端的D触发器在D触发器的基础上增加了一个使能端，可以控制触发器的工作状态。这种触发器在数字电路中应用广泛，可以用于控制信号的传输和存储。
D触发器记录
Li_Lei1的博客
07-23 1390
D触发器
北邮22级信通院数电：Verilog-FPGA（9）第九周实验（1）实现带同步复位功能、采用上升沿触发的D触发器
北邮22级信通一枚
11-13 949
北邮22级信通院数电：Verilog-FPGA（9）第九周实验（1）实现带同步复位功能、采用上升沿触发的D触发器
【数字系统】时序逻辑电路设计：异步复位D触发器/十进制计数器/分频器 Quartus II 环境/Verilog HDL语言/编程+仿真+开发板/FPGA/CPLD/EDA
StormBorn0301的博客
07-18 1万+
一、 实验要求 1. 理解触发器和计数器的概念。 2. 完成触发器（D型）、计数器（递增、递减）以及层次化特征的低频计数器的设计、仿真与实现。 二、 实验过程步骤 1、设计模块1：异步复位的D触发器d_ff a.模块功能要求 在数字电路中，异步复位的上升沿D触发器的逻辑电路符号如下图所示，其功能表如下表所示。其工作原理为：只要复位控制端口的信号有效(为0)，D 触发器就会立即进行复位操作，与时钟信号无关。当复位端置1时，在时钟信号的上升沿到来时，输入端口D的数据将...
EDA实验：各类D触发器
Hu_peilin的博客
11-16 2251
之前实验存个档 1，基本D触发器 源程序： module dff_20211103(clk,d,q1); //基本D触发器 input clk,d ; output reg q1 ; always @(posedge clk) begin q1<=d; //基本D触发器 end endmodule 激励文件： module smi_dff_20211103( ); reg clk,d; wire q1; dff_20211103 uut(.q1(q1),.clk(clk),.d
二十二、D触发器、T触发器、JK触发器设计总结
集成电路相关内容
01-20 6972
目录 D触发器 同步高电平触发的D触发器 异步高电平触发的D触发器 同步上升沿触发的D触发器 异步上升沿触发的D触发器 JK触发器 高电平触发的JK触发器 异步高电平触发的JK触发器 同步上升沿触发的JK触发器 同步下降沿触发的JK触发器 异步上升沿触发的JK触发器 T触发器 同步高电平触发的T触发器 同步异步的区别 同步就是指输出信号仅受时钟信号控制 异步是指电路除了时钟信号控制之外，还有优先级更高的控制端(SET和RESET) D触发器 同步高电平触......
异步十四进制加法计数器(上升沿触发)(D).zip
11-14
第二步，根据时序图求解状态表。状态表列出了所有可能的当前状态和下一个状态的组合，以及相应的时钟信号和数据输入。这个过程可能涉及到一些逻辑操作，如异或（XOR）、与非（NAND）等，以确保计数按照正确的顺序...
数字IC笔面基础之触发器——DFF、TFF、JKFF（附Verilog实现）
HFUT90S的博客
11-01 1万+
触发器是数字IC最基础的知识点，区别于锁存器，触发器是只有在时钟信号触发时才能动作的存储单元，每个触发器可以存储1位二值信号。触发器有两个基本特点：（1）具有自行保持稳定状态，包含逻辑0和逻辑1。（2）可以根据输入信号置为1或0状态。触发器作为数字IC最基础的内容，常常会考手撕代码、门级电路组成、与锁存器的优缺点、代码风格避免生成latch等内容。在跨时钟域中也会用两级DFF避免亚稳态的产生，我在笔面中遇见最多的是DFF和TFF，会结合建立时间、保持时间、跨时钟域、代码风格等一起考。
keyArticle
liufengl138的专栏
02-06 456
从CMOS到触发器（二） PS：可以转载，转载请标明出处：http://www.cnblogs.com/IClearner/ 前面说了CMOS器件，现在就接着来聊聊锁存器跟触发器吧，下面是这次博文要介绍的主要内容： 　　　　·双稳态器件 　　　　·锁存器常见结构 　　　　·锁存器的应用 　　　　·触发器 　　　　·触发器的建立时间和保持时间 1、双稳态器件 　　双稳态器件是指稳定...
06_时序逻辑的开始 --- 寄存器(D触发器)
HeElLose的博客
06-18 897
06_时序逻辑的开始 --- 寄存器(D触发器)
十八、D触发器介绍：
集成电路相关内容
01-12 2万+
目录 1.D触发器： 2.D触发器功能表如下： 3.功能表解析： 4.工作原理分析： 1.D触发器： 从封装中可以看出： CLK的三角形表示边沿触发，即该D触发器为上升沿触发 SET和RESET均为低电平有效 2.D触发器功能表如下： 3.功能表解析： 由于SET和RESET都为低电平有效，所以在D触发器工作时，都要接高电平 当RESET为低电平时，触发器复位。 4.工作原理分析： 由于该触发器为上升沿触发器，在SET和RESET都为高电平的前提下，只要CLK输入
含异步复位端的D触发器
hechengaa的博客
06-30 3707
含异步复位端的D触发器 一，实验目的 进行含异步复位端的D触发器实验 二，实验内容 对异步复位端的D触发器进行仿真实验 三，实验代码 module flipflop(D,Clock,Q1,Q2); input D,Clock; output reg Q1,Q2; always @(posedge Clock) begin Q1<=D; Q2<=Q1; end endmodule module Comp_4_str( output A_gt_B,A_lt_B,A_eq_B, input A3,A2
从零开始的FPGA学习5-同步复位D触发器、异步复位D触发器
m0_49325388的博客
05-24 7589
从零开始的FPGA学习5-同步复位D触发器、异步复位D触发器原理同步复位的 D 触发器异步复位的 D 触发器特点代码 原理 同步复位的 D 触发器   同步复位的 D 触发器中的“同步”是和工作时钟同步的意思，也就是说，当时钟的上升沿（也可以是下降沿，一般习惯上为上升沿触发）来到时检测到按键的复位操作才有效，否则无效。   如图 14-5 所示最右边的三根红色的竖线表达的就是这种效果，sys_rst_n 被拉低后 led_out 没有立刻变为 0，而是当 syc_clk 的上升沿到来的时候 led_out
Verilog描述——同步异步复位D触发器
我要变强Wow
12-30 3万+
Verilog同步异步复位D触发器的描述 对于D触发器DFF的同步异步，我是吃过亏的，所以一定要理解清晰，同步和异步的概念。 本篇主要例举出同步，异步，复位，置位D触发器的Verilog描述。
vivado实现异步复位的D触发器
如切如磋
06-30 1万+
vivado实现异步复位的D触发器 异步复位的D触发器功能 常见的带有异步复位控制端口的上升沿 D 触发器的功能表如下表所示。不难看出，只要复位控制端口的信号有效，D 触发器就会立即进行复位操作。可见，这时的复位操作是与时钟信号无关的。 Verilog代码实现异步复位的D触发器 module async_rddf(clk,reset,d,q,qb); input clk,reset,d; ou...
触发器详解——（一）D触发器
热门推荐
qq_41844618的博客
02-16 21万+
触发器是时序逻辑电路的基本单元，用来存储1位2进制信息，具有记忆和存储功能，其信息由双稳态电路来保存。触发器位脉冲边缘敏感器间，分为上升沿敏感和下降沿敏感。触发器的种类很多，由D触发器，J-K触发器，T触发器等。并且根据运用场景的不同，触发器还会有置位，复位，使能和选择等功能。 1、D触发器 ...
异步复位D触发器功能表
最新发布
06-26
异步复位D触发器是一种常见的数字逻辑电路，主要用于存储和保持数据，直到外部复位信号到来时重置状态。它的功能表主要基于以下几个关键特征： 1. **正常工作模式（无复位）**： - D输入：当D输入信号有效（高电平或逻辑1）时，触发器的状态被新的D输入值更新。 - Q（输出）：保持前一次的D输入信号，除非被复位。 2. **异步复位（R）**： - R（复位）信号：当R为低电平（通常是0）时，触发器清零，Q输出变为0，不管当前D输入是什么状态。 - 如果D和R同时有效，通常D优先，但具体取决于设计实现。 3. **置位（预置）**：有些D触发器支持预置S信号，它可以在R为低时将Q置1，但这是次要的操作，不是所有D触发器都具备此功能。 4. **边缘检测**：如果复位信号R是边沿触发（上升沿或下降沿），则只有在信号变化时触发复位操作，否则忽略。 5. **保持模式**：如果没有复位信号，即使D输入改变，触发器也会保持其当前状态，直到收到复位。 相关问题-- 1. 异步复位D触发器与同步复位的区别是什么？ 2. 在电路设计中，如何选择使用异步复位D触发器？ 3. 异步复位D触发器在数字系统中的应用场景有哪些？
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值