05 vivado debug硬件调试，网表添加调试信息

网表中添加调试信息

1. 先对工程进行编译，点击开始综合run synthesis按钮，
2. 综合完成后，打开综合设计Open Synthesized Design，打开它的网表，点击右上角选择debug,左边就可以看到代码里面相关的端口及一些信号，添加复位信号、led灯、计数器，;

  

右键后缀名为IBUF的信号，选择Mark Debug,端口信号需要经过IOBUFFER才能够进入FPGA芯片，所以要选择IBUF,led是输出的，所以要选择OBUF

可以看到计数器的排序是杂乱无序的，不方便观察，这是因为vivado软件对代码进行了优化，我们可以添加一个语句让vivado不进行优化，想要观察哪个信号、并且不让软件优化它，就在它前面加上一句(*mark_debug = “true”*),此时重新综合，点击OK，点击保存，OK

我们添加了两个信号进行debug，下图是要将debug信息存到led_twinkle.xdc文件中，点击OK

等待编译完成，重新打开Open Synthesized Design界面，cnt已经有序的26位，求自动添加到了下面

接着点击setup debug

可以右击选择一个时钟，一路next，finish

下面可以ctrl + s保存一下，保存之后就可以关闭界面，右击SYNTHESIS,选择CLOSE，OK

接下来重新生成比特流

现在可以查看一下.xdc文件，可以看到除了前面自己添加的管脚约束信息外，还有一些调试信息，添加debug时的所有信息都会保存在这里面

调试代码添加探针是需要消耗FPGA逻辑资源和存储资源的，在调试结束之后可以把xdc文件中的debug信息删除，这样即使在.v代码中添加(*mark_debug = “true”*)属性，在生成bit流的时候也不会产生bit流信息