analog IC layout

一、匹配

模拟电路设计和数字电路设计是有很大区别:

1、最基本的是模拟电路处理的是模拟信号,这些信号在时间上是连续的,数字电路处理的数字信号,它在时间上是离散的,基于这个特点,模拟电路设计在某些程度上比数字电路设计困难。

2、模拟电路设计需要在速度、功耗、增益、精度、面积、噪声、串扰等多种因素间进行考虑,而数字设计只需在功耗、速度和面积三个因素间进行平衡。因此对于数字集成电路版图设计只需满足版图设计规则,但对于模拟电路而言仅满足版图设计规则是远远不够的,它对器件的匹配要求很高,匹配是重要的技巧之一;寄生电阻与寄生电容在集成电路版图中是无处不在的,当电路要求高额、低功耗、低噪声的时候,如何减少寄生电容和寄生电阻将是设计师面临的挑战;噪声在集成电路中一直是一个比较难以解决的问题,特别是在高速和数模混合信号电路中,更需要小心对待。

本节着重讨论了MOS管、电阻、电容三极管的匹配。为什么会有失配?

失配会有哪些影响?比如基准模块中,由于电阻的失配,会导致整个电路的参考电压发生偏移,影响电路的正常工作;比如比较器电路中,由于差分管的失配,导致电路精度不够。。。我们怎么解决失配对版图的影响???

集成电路生产工艺是一个复杂的微观世界,非理想因素包括光刻版的分辨率、光刻版套不准问题、芯片表面不平整、横向扩散、过度刻蚀和因载流子浓度不均匀分布造成的梯度效应等,如图所示。这些非理想因素会造成两个版图完全相同的器件特性参数不同,这种现象称为失配。

离子注入和刻蚀。

二、分类

失配可以分为随机失配与系统失配两种:

随机失配

随机失配:主要来自与尺寸,掺杂,氧化层厚度和其他器件值参数的影响波动,尽管这些失配原因不能够被消除,但是可以通过合理的选择器件值和尺寸能够将这些影响减到最小;
工艺0.18

系统失配

系统失配:主要源于工艺偏差(刻蚀速率变化,光刻掩膜版错位误差,离子注入角度误差等等),接触电阻,电流不均匀流动,扩散相互的影响,机械应力和温度梯度以及很多的其他原因;这些因素是客观存在的,有时并不能消除,我们在版图设计的时候只要通过合理的布局将这些因素对电路性能的影响降到最低。

三、效应

1. WPE效应-调整nwell

参考：IC后端物理效应–Well Proximity Effect（阱临近效应）

1. WPE效应在离子注入制造工艺时,原子从掩模板的边沿开始扩散,在阱边附近的地方硅片表面变得密集。造成结果就是,阱表面浓度会随着距