【JESD79-5之】9 AC & DC输出测量电平和时序（AC & DC Output Measurement Levels and Timing）

最新推荐文章于 2024-09-05 23:19:22 发布

逍遥自在行

最新推荐文章于 2024-09-05 23:19:22 发布

阅读量432

点赞数 2

分类专栏： JESD79-5 文章标签： arm开发 fpga开发硬件工程前端

本文链接：https://blog.csdn.net/m0_61126667/article/details/132501558

版权

JESD79-5 专栏收录该内容

65 篇文章 118 订阅

订阅专栏

9 AC & DC输出测量电平和时序

9.1 DQS和DQ的输出驱动直流电气特性
9.2 Loopback信号LBDQS, LBDQ的输出驱动直流电气特性
9.3 Loopback输出时序
- 9.3.1 Alert_n输出驱动特性
- 9.3.2 连通性测试(CT)模式的输出驱动特性
9.4 单端输出电平 - VOL/VOH
9.5 单端输出电平- Loopback信号的VOL/VOH
9.6 单端输出转换速率
9.7 差分输出电平
9.8 差分输出转换率
9.9 Tx DQS抖动
9.10 Tx DQ抖动
- 9.10.1 简介
- 9.10.2 Tx DQ抖动参数
9.11 Tx DQ压力眼
- 9.11.1 Tx DQ压力眼参数

在这里插入图片描述

9.1 DQS和DQ的输出驱动直流电气特性

在这里插入图片描述

DDR5驱动器支持两个不同的Ron值。这些Ron值被称为强模式（低Ron）和弱模式（高Ron）。图201展示了输出缓冲器的功能表示。输出驱动器的阻抗RON定义如下：
各个上拉和下拉电阻（RONPu和RONPd）的定义如下：

DDR5驱动端支持两种不同的Ron值。这些Ron值被称为强拉模式(低Ron)和弱拉模式(高Ron)。输出缓冲区的功能表示如图201所示。
输出驱动端的阻抗RON定义如下：

在这里插入图片描述

注意1：在稳定的电压和温度进行校准后，规定了容差限制。如果在校准后温度或电压发生变化，容差限制的行为请参见下面关于电压和温度敏感性的部分（待定）。
注意2：推荐将上拉和下拉输出驱动器的阻抗在0.8 * VDDQ进行校准。也可以使用其他校准方案来实现此处所示的线性规格，例如在0.5 * VDDQ和0.95 * VDDQ进行校准。
注意3：测量上拉和下拉之间的不匹配，MMPuPd：分别在0.8 * VDD下测量RONPu和RONPD；Ronnom是名义Ron值。

9.2 Loopback信号LBDQS, LBDQ的输出驱动直流电气特性

在这里插入图片描述

9.3 Loopback输出时序

在这里插入图片描述

图203展示了环回脉冲LBDQS到环回数据LBDQ的关系。
- tLBQSH表示单端LBDQS脉冲高电平宽度。
- tLBQSL表示单端LBDQS脉冲低电平宽度。
- tLBDQSQ表示在LBDQS的上升沿和下降沿测量到的最新有效LBDQ过渡。
- tLBQH表示在LBDQS的上升沿和下降沿测量到的最早无效LBDQ过渡。
- tLBDVW表示每个DRAM设备每个UI的数据有效窗口，由每个UI的(tLBQH - tLBDQSQ)得出。

在这里插入图片描述

9.3.1 Alert_n输出驱动特性

在这里插入图片描述

9.3.2 连通性测试(CT)模式的输出驱动特性

在这里插入图片描述

9.4 单端输出电平 - VOL/VOH

在这里插入图片描述

9.5 单端输出电平- Loopback信号的VOL/VOH

在这里插入图片描述

9.6 单端输出转换速率

在这里插入图片描述

在时序测量的参考负载下，单端信号的下降边和上升边的输出转换速率，在VOL和VOH之间进行定义和测量，如表448和图206所示。

在这里插入图片描述

9.7 差分输出电平

在这里插入图片描述

9.8 差分输出转换率

在这里插入图片描述

在时序测量的参考负载下，差分信号的下降边和上升边的输出转换速率，在VOLdiff 和 VOHdiff之间进行定义和测量，如表454和图207所示。

在这里插入图片描述

9.9 Tx DQS抖动

在这里插入图片描述

Rj：服从高斯分布的随机性抖动；Dj：有界限的确定性抖动。
DDR5设备输出抖动不能超过表458中指定的最大值。

在这里插入图片描述

注意1：需要刺激与所有发射器和接收器通道切换时发生类似的芯片内噪声。当在发射器测量设置中没有插座时，在许多情况下，串扰的贡献不显著，或者即使所有发射器通道发送模式，也可以在可接受的误差范围内估计。当存在插座时，例如DRAM组件作为DUT，串扰的贡献可能是显著的。为了最大限度地减小串扰对测量结果的影响，在测试通道附近的被测通道附近的一小组选定通道可以关闭（发送DC），而其余的发射器通道向相应的接收器发送模式，以激发器件开关引起的真实芯片内噪声。注意，可能存在Dj和Rj规格的一个满足而另一个违反的情况，在这种情况下，应进行信令分析以确定链路的可行性。
注意2：需要刺激与所有发射器和接收器通道切换时发生类似的芯片内噪声。当在发射器测量设置中没有插座时，在许多情况下，BUJ的贡献不显著，或者即使所有发射器通道发送模式，也可以在可接受的误差范围内估计。当存在插座时，例如DRAM组件作为DUT，串扰的贡献可能是显著的。为了最大限度地减小串扰对测量结果的影响，在测试通道附近的被测通道附近的一小组选定通道可以关闭（发送DC），而其余的发射器通道向相应的接收器发送模式，以激发器件开关引起的真实芯片内噪声。注意，可能存在Dj和Rj规格的一个满足而另一个违反的情况，在这种情况下，应进行信令分析以确定链路的可行性。
注意3：关于这些参数的验证方法将在以后的表决中涉及。
注意4：Rj的均方根值为1个时钟单位间隔（UI）抖动。没有BUJ，但存在芯片内系统类似的噪声。这个提取将在DCD的软件校正之后进行。
注意5：详细的最低误码率要求请参见第7.2节。
注意6：关于UI、NUI和抖动的定义，请参见第7.3节。
注意7：在运行Tx DQ Jitter测试之前，必须使用全局和每个引脚占空比调整器功能将DQ引脚的占空比调整得尽量接近50%。
注意8：占空比调整器的模式寄存器是MR43和MR44，DQS的每个引脚占空比调整器的模式寄存器是MR103-MR110。
注意9：运行Tx DQ Jitter测试时必须禁用扩频时钟（SSC）。
注意10：这些参数使用从DRAM设备发送的连续时钟模式进行测试，而无需发送连续的MRR命令。MR25的OP[3]设置为“1”以启用此功能。
注意11：仅在CTC2卡上进行测试。
注意12：tTx_DQS_Rj_1UI_NoBUJ和tTx_DQS_Rj_NUI_NoBUJ的最大值可以为6mUI均方根。

在这里插入图片描述

注意1：需要激发与所有发射器和接收器通道切换时发生类似的芯片内噪声。当发射器测量设置中没有插座时，很多情况下，串扰的贡献不显著，或者可以在可接受的误差范围内进行估计，即使所有发射器通道发送模式。当存在插座时，例如DRAM组件作为被测设备，串扰的贡献可能是显著的。为了最小化串扰对测量结果的影响，在被测通道附近的一小组选定通道可以关闭（发送DC），而其余的发射器通道向相应的接收器发送模式，以激发真实的芯片内噪声，这是由设备切换引起的。请注意，可能存在Dj和Rj规格中一个满足而另一个违反的情况，在这种情况下，应进行信令分析以确定链路的可行性。
注意2：需要激发与所有发射器和接收器通道切换时发生类似的芯片内噪声。当发射器测量设置中没有插座时，很多情况下，BUJ的贡献不显著，或者可以在可接受的误差范围内进行估计，即使所有发射器通道发送模式。当存在插座时，例如DRAM组件作为被测设备，串扰的贡献可能是显著的。为了最小化串扰对测量结果的影响，在被测通道附近的一小组选定通道可以关闭（发送DC），而其余的发射器通道向相应的接收器发送模式，以激发真实的芯片内噪声，这是由设备切换引起的。请注意，可能存在Dj和Rj规格中一个满足而另一个违反的情况，在这种情况下，应进行信令分析以确定链路的可行性。
注意3：这些参数的验证方法将在以后的表决中涉及。
注意4：Rj的均方根值为1个时钟单位间隔（UI）的抖动。没有BUJ，但存在类似芯片内的系统噪声。这个提取将在DCD的软件校正之后进行。
注意5：有关最低误码率要求的详细信息，请参见第7.2节。
注意6：有关UI、NUI和抖动定义的详细信息，请参见第7.3节。
注意7：在运行Tx DQ Jitter测试之前，必须使用全局和每个引脚占空比调整器功能将DQ引脚的占空比调整为尽量接近50%。
注意8：占空比调整器的模式寄存器是MR43和MR44，DQS的每个引脚占空比调整器的模式寄存器是MR103-MR110。
注意9：在运行Tx DQ Jitter测试时，必须禁用扩频时钟（SSC）。
注意10：这些参数使用从DRAM设备发送的连续时钟模式进行测试，而无需发送连续的MRR命令。MR25的OP[3]设置为“1”以启用此功能。
注意11：仅在CTC2卡上进行测试。
注意12：tTx_DQS_Rj_1UI_NoBUJ和tTx_DQS_Rj_NUI_NoBUJ的最大值可以为6mUI均方根。

在这里插入图片描述

9.10 Tx DQ抖动

在这里插入图片描述

9.10.1 简介

在这里插入图片描述

Rj：服从高斯分布的随机性抖动；Dj：有界限的确定性抖动。
DDR5设备输出抖动不能超过表461中指定的最大值。

在这里插入图片描述

9.10.2 Tx DQ抖动参数

在这里插入图片描述

注意1：需要刺激与所有发射器和接收器通道切换时发生类似的芯片内噪声。当发射器测量设置中没有插座时，在很多情况下，串扰的贡献不显著，或者可以在可接受的误差范围内进行估计，即使所有发射器通道发送模式。当存在插座时，例如DRAM组件作为被测设备，串扰的贡献可能是显著的。为了最小化串扰对测量结果的影响，在被测通道附近的一小组选定通道可以关闭（发送DC），而其余的发射器通道向相应的接收器发送模式，以激发真实的芯片内噪声，这是由设备切换引起的。请注意，可能存在Dj和Rj规格中一个满足而另一个违反的情况，在这种情况下，应进行信令分析以确定链路的可行性。

注意2：需要刺激与所有发射器和接收器通道切换时发生类似的芯片内噪声。当发射器测量设置中没有插座时，在很多情况下，BUJ的贡献不显著，或者可以在可接受的误差范围内进行估计，即使所有发射器通道发送模式。当存在插座时，例如DRAM组件作为被测设备，串扰的贡献可能是显著的。为了最小化串扰对测量结果的影响，在被测通道附近的一小组选定通道可以关闭（发送DC），而其余的发射器通道向相应的接收器发送模式，以激发真实的芯片内噪声，这是由设备切换引起的。请注意，可能存在Dj和Rj规格中一个满足而另一个违反的情况，在这种情况下，应进行信令分析以确定链路的可行性。

注意3：这些参数的验证方法将在未来的表决中介绍。

注意4：Rj的均方根值为1个时钟单位间隔（UI）的抖动，没有BUJ，但存在类似芯片内的系统噪声。这个提取将在DCD的软件校正之后进行。

注意5：相对于稳定信号通道的任何数据通道的延迟，以Tx输出测量。

注意6：将Vref噪声水平调整到最小化DCD的DQ抖动。

注意7：有关最低误码率要求的详细信息，请参见第7.2节。

注意8：有关UI、NUI和抖动定义的详细信息，请参见第7.3节。

注意9：在运行此测试之前，必须使用全局和每个引脚占空比调整器功能将DQ引脚的占空比调整为尽量接近50%。

注意10：占空比调整器的模式寄存器是MR43和MR44，DQLx的每个引脚占空比调整器的模式寄存器是MR(133+8x)和MR(134+8x)，其中0≤x≤7，DQUy的每个引脚占空比调整器的模式寄存器是MR(197+8y)和MR(198+8y)，其中0≤y≤7。

注意11：在运行此测试时，必须禁用扩频时钟（SSC）。

注意12：这些参数使用从DRAM设备发送的连续时钟模式进行测试，无需发送连续的MRR命令。MR25的OP[3]设置为“1”以启用此功能。

注意13：仅在CTC2卡上进行测试。

注意14：tTx_DQ_Rj_1UI_NoBUJ和tTx_DQ_Rj_NUI_NoBUJ的最大值可以为6mUI均方根。

在这里插入图片描述

注意1：需要刺激与所有发射器和接收器通道切换时发生类似的芯片内噪声。当发射器测量设置中没有插座时，在很多情况下，串扰的贡献不显著，或者可以在可接受的误差范围内进行估计，即使所有发射器通道发送模式。当存在插座时，例如DRAM组件作为被测设备，串扰的贡献可能是显著的。为了最小化串扰对测量结果的影响，可以将被测通道附近的一小组选定通道关闭（发送DC），而其余的发射器通道向相应的接收器发送模式，以激发真实的芯片内噪声，这是由设备切换引起的。请注意，可能存在Dj和Rj规格中一个满足而另一个违反的情况，在这种情况下，应进行信令分析以确定链路的可行性。

注意2：需要刺激与所有发射器和接收器通道切换时发生类似的芯片内噪声。当发射器测量设置中没有插座时，在很多情况下，BUJ的贡献不显著，或者可以在可接受的误差范围内进行估计，即使所有发射器通道发送模式。当存在插座时，例如DRAM组件作为被测设备，串扰的贡献可能是显著的。为了最小化串扰对测量结果的影响，可以将被测通道附近的一小组选定通道关闭（发送DC），而其余的发射器通道向相应的接收器发送模式，以激发真实的芯片内噪声，这是由设备切换引起的。请注意，可能存在Dj和Rj规格中一个满足而另一个违反的情况，在这种情况下，应进行信令分析以确定链路的可行性。

注意3：这些参数的验证方法将在未来的表决中介绍。

注意4：Rj的均方根值为1个时钟单位间隔（UI）的抖动，没有BUJ，但存在类似芯片内的系统噪声。这个提取将在DCD的软件校正之后进行。

注意5：相对于稳定信号通道的任何数据通道的延迟，以Tx输出测量。

注意6：将Vref噪声水平调整到最小化DCD。

注意7：有关最低误码率要求的详细信息，请参见第7.2节。

注意8：有关UI、NUI和抖动定义的详细信息，请参见第7.3节。

注意9：在运行此测试之前，必须使用全局和每个引脚占空比调整器功能将DQ引脚的占空比调整为尽量接近50%。

注意10：占空比调整器的模式寄存器是MR43和MR44，DQLx的每个引脚占空比调整器的模式寄存器是MR(133+8x)和MR(134+8x)，其中0≤x≤7，DQUy的每个引脚占空比调整器的模式寄存器是MR(197+8y)和MR(198+8y)，其中0≤y≤7。

注意11：在运行此测试时，必须禁用扩频时钟（SSC）。

注意12：这些参数使用从DRAM设备发送的连续时钟模式进行测试，无需发送连续的MRR命令。MR25的OP[3]设置为“1”以启用此功能。

注意13：仅在CTC2卡上进行测试。

注意14：tTx_DQ_Rj_1UI_NoBUJ和tTx_DQ_Rj_NUI_NoBUJ的最大值可以为6mUI均方根。

在这里插入图片描述

9.11 Tx DQ压力眼

在这里插入图片描述

Tx DQ应力眼图的眼高和眼宽必须满足在BER=E-9和置信水平99.5%时最小规定值。Tx DQ应力眼显示了眼宽和眼高的DQS到DQ的偏斜。为了支持不同的主机接收器(Rx)设计，主机有责任确保通过读取DQS偏移时序模式寄存器设置(MR40 OP[3:0])来相应地调整高级DQS边缘。

在这里插入图片描述

9.11.1 Tx DQ压力眼参数

在这里插入图片描述

注意1：每个引脚的最小误码率为E-9，置信度为99.5%。

注意2：请参阅第7.2.3节。

注意3：这些参数的验证方法将在未来的表决中介绍。

注意4：不匹配定义为DQS与DQ之间的失配，以UI为单位。

注意5：累积的UI数取决于链路的速度。对于更高的速度，可能指定更高的UI累积。对于较低的速度，N=4,5 UI可能不适用。

注意6：在运行此测试之前，必须使用全局和每个引脚占空比调整器功能将DQ引脚的占空比调整为尽量接近50%。

注意7：占空比调整器的模式寄存器是MR43和MR44，DQS的每个引脚占空比调整器的模式寄存器是MR103-MR110，DQLx的每个引脚占空比调整器的模式寄存器是MR(133+8x)和MR(134+8x)，其中0≤x≤7，DQUy的每个引脚占空比调整器的模式寄存器是MR(197+8y)和MR(198+8y)，其中0≤y≤7。

注意8：在运行此测试时，必须禁用扩频时钟（SSC）。

注意9：这些参数使用从DRAM设备上的所有DQ通道发送的连续PRBS8 LFSR训练模式进行测试，无需发送连续的MRR命令。MR25的OP[3]设置为“1”以启用此功能。

注意10：仅在CTC2卡上进行测试。

注意11：匹配的DQS与DQ需要将DQ调整0.5UI以使其处于DQ眼的中心位置。1UI失配需要将DQS调整1.5UI。通常情况下，对于XUI失配，DQ必须调整为XUI + 0.5UI以置于眼图的中心位置。

在这里插入图片描述

注意1：每个引脚的最小误码率为E-9，置信度为99.5%。

注意2：请参阅第7.2.3节。

注意3：这些参数的验证方法将在未来的投票中介绍。

注意4：失配定义为DQS与DQ之间的失配，以UI为增量。

注意5：累积的UI数将取决于链路的速度。对于更高的速度，可能需要指定更高的UI累积。对于较低的速度，N=4,5 UI可能不适用。

注意6：在运行此测试之前，必须使用全局和每个引脚占空比调整器功能将DQ引脚的占空比调整为尽可能接近50%。

注意7：占空比调整器的模式寄存器为MR43和MR44。DQS的每个引脚占空比调整器的模式寄存器为MR103-MR110，DQLx的每个引脚占空比调整器的模式寄存器为MR(133+8x)和MR(134+8x)，其中0≤x≤7，DQUy的每个引脚占空比调整器的模式寄存器为MR(197+8y)和MR(198+8y)，其中0≤y≤7。

注意8：在运行此测试时，必须禁用扩频时钟（SSC）。

注意9：这些参数使用连续的PRBS8 LFSR训练模式进行测试，该模式在dram设备的所有DQ通道上发送，无需发送连续的MRR命令。MR25的OP[3]设置为“1”以启用此功能。

注意10：仅在CTC2卡上进行了测试。