【HDLBits刷题】Exams/ece241 2013 q7.

最新推荐文章于 2023-09-10 10:29:48 发布

李十一11

最新推荐文章于 2023-09-10 10:29:48 发布

阅读量1.2k

点赞数 1

分类专栏： Verilog HDLBits刷题数字电路文章标签： fpga开发

本文链接：https://blog.csdn.net/qq_22774445/article/details/125609086

版权

Verilog 同时被 3 个专栏收录

63 篇文章 3 订阅

订阅专栏

HDLBits刷题

60 篇文章 17 订阅

订阅专栏

数字电路

20 篇文章 4 订阅

订阅专栏

A JK flip-flop has the below truth table. Implement a JK flip-flop with only a D-type flip-flop and gates. Note: Qold is the output of the D flip-flop before the positive clock edge.

J	K	Q
0	0	Qold
0	1	0
1	0	1
1	1	~Qold

Module Declaration

module top_module (
    input clk,
    input j,
    input k,
    output Q);

写一个JK触发器；

module top_module (
    input clk,
    input j,
    input k,
    output Q); 
    always@(posedge clk)
        begin
		  case({j,k})
			2'b00:Q<=Q;
			2'b01:Q<=0;
			2'b10:Q<=1;
			2'b11:Q<=~Q;
			default:;
	      endcase
	    end
endmodule