FPGA开发实战-第11章--简单组合逻辑 --- 译码器

11.1 章节导读
        上一章节我们学习、设计并实现了简单组合逻辑中的多路选择器，在本章我们用Verilog 语言描述一个具有 3-8 译码器功能的电路，通过学习 3-8 译码器继续巩固整个设计流程以及语法的使用。
11.2 理论学习
        译码是编码的逆过程，在编码时，每一种二进制代码，都赋予了特定的含义，即都表示了一个确定的信号或者对象。把代码状态的特定含义翻译出来的过程叫做译码，实现译码操作的电路称为译码器。或者说，译码器是可以将输入二进制代码的状态翻译成输出信号，以表示其原来含义的电路。
        译码器（decoder）是一类多输入多输出组合逻辑电路器件，其可以分为：变量译码和显示译码两类。变量译码器一般是一种较少输入变为较多输出的器件，常见的有 n 线-2^n线译码和 8421BCD 码译码两类； 显示译码器用来将二进制数转换成对应的七段码，一般其可分为驱动 LED 和驱动 LCD 两类。
        本节我们主要讲解变量译码，最常见的变量译码器为 3-8 译码器，主要用于端口的扩展。假如我们有 8 个 led 灯需要单独控制，理论上我们需要用 8 个 I/O 口，普通的单片机也
够用，但是如果我们控制的不是 8 个 led 灯，而是一个点阵屏，