时序约束中的
set_input_delay/set_output_delay 约束一直是一个难点,无论是概念、约束值的计算,还是最终的路径分析,每一次都要费一番脑子。Vivado为方便用户创建输入输出接口的约束,整理出了一套非常实用的InputDelay/Output Delay Constraints Language Templates。只需根据接口信号的特征匹配到对应的 template 分类,就可以轻松套用模板中的公式创建约束。
本文将通过3个例子来展示,如何精确找到匹配的 template。
01 Input Delay/Output Delay Constraints Language Template
首先来介绍下 Vivado 的 language Template。在 Vivado GUI 界面下,Tools 菜单里即可打开 Language Template。下图红框部分即 InputDelay/Output Delay Constraints 部分的模板
运用 Language Template 来创建set_input_delay/set_output_delay约束
最新推荐文章于 2024-04-30 11:36:30 发布
本文介绍了如何运用Vivado的Language Template来创建set_input_delay和set_output_delay约束,详细解析了System Synchronous、Source Synchronous、SDR和DDR等分类,并通过三个实例展示了如何根据设备数据手册精确匹配模板并计算约束值。
摘要由CSDN通过智能技术生成