位拆分与运算
题目描述
现在输入了一个压缩的16位数据,实际上包含了四个数据[3:0][7:4][11:8][15:12]
按照sel选择输出四个数据的相加结果,并输出valid_out信号(在不输出时候拉低)
0:输出[3:0]+[7:4]
1:输出[3:0]+[11:8]
2:输出[3:0]+[15:12]
信号示意图
波形示意图
`timescale 1ns/1ns
module data_cal(
input clk,
input rst,
input [15:0]d,
input [1:0]sel,
output [4:0]out,
output validout
);
//*************code***********//
reg [4:0] out_reg;
reg validout_reg;
reg [15:0]d_reg;
always@(posedge clk or negedge rst)
begin
if(!rst)
begin
d_reg <= 16'b0;
out_reg <= 5'b0;
validout_reg <= 1'b0;
end
else
begin
case(sel)
2'b00:begin
d_reg <= d;
out_reg <= 5'b0;
validout_reg <= 1'b0;
end
2'b01:begin
out_reg <= d_reg[3:0] + d_reg[7:4];
validout_reg <= 1'b1;
end
2'b10:begin
out_reg <= d_reg[3:0] + d_reg[11:8];
validout_reg <= 1'b1;
end
2'b11:begin
out_reg <= d_reg[3:0] + d_reg[15:12];
validout_reg <= 1'b1;
end
default:begin
out_reg <= 5'b0;
validout_reg <= 1'b0;
end
endcase
end
end
assign out = out_reg;
assign validout = validout_reg;
//*************code***********//
endmodule
知识点
对当前一个数进行多种不同的运算时,需要在默认情况下对该数进行储存,然后使用储存的值进行运算。