详解Xilinx FPGA高速串行收发器GTX/GTP(3)--GTX的时钟架构

目录

1、参考时钟

2、时钟方案

2.1、单个外部参考时钟驱动单个QUAD中的多个transceiver

2.2、单个外部参考时钟驱动多个QUAD中的多个transceiver

2.3、同一个Quad中,多个GTX Transceiver使用多个参考时钟

2.4、不同Quad中,多个GTX Transceiver 使用多个参考时钟

3、QPLL和CPLL的工作原理


         文章总目录点这里:《FPGA接口与协议》专栏的说明与导航


1、参考时钟

        GTX的时钟架构如下:

image-20240731232908331

        对于QPLL来说,它的时钟来源有3个:

  1. 外部差分差分时钟,通过IBUFDS_GTE2原语后变成单端时钟,然后给到QPLL。这种时钟有两个,分别叫做GTREFCLK0GTREFCLK1

  2. 来自北边(GT Quad的排布是南北

  • 8
    点赞
  • 2
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 2
    评论
评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

孤独的单刀

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值