本文探讨了如何确定FPGA板上最大时钟频率，指出应查阅芯片数据手册如Kintex UltraScale的DS892，关注DC和AC切换特性。实际运行频率受设计的时序、资源使用、代码结构等因素影响。对于ILAIP，其工作频率可能超过规格，因为它是用逻辑资源搭建的，实际速度依赖于采样数据量和逻辑资源。在赛灵思中文技术支持社区中可以找到更多相关讨论和资源。
请问如何知道一个板子上所能运行的最大时钟频率？
如果查手册应该是芯片手册还是板子手册呢？
对应手册的关键字应该是什么呢？
比如我的芯片是KCU115，但是搜索出来的没有这个芯片的资料，我应该怎么获取它的手册呢？
A：可以查看Kintex UltraScale FPGA Data Sheet: DC and AC Switching Characteristics (DS892)手册中关于BUFG的部分。另外，还应结合设计的时序情况：
DS892:
https://china.xilinx.com/content/dam/xilinx/support/documentation/data_sheets/ds892-kintex-ultrascale-data-sheet.pdf
Q2
我发现FIFO这些IP的最高频率达到400MHz+，而在实际应用中，板子没有跑到这么高的频率，是不是板子资源有限制？
A：实际逻辑在board上能跑到的频率和设计本身强相关：资源使用情况，代码风格，fanout情况，逻辑级数，控制逻辑的数目...等等。
Q3
ILA IP 的最大频率是250M，但是一般300M给到ILA没有出现问题，时序报告也没有警告，这是什么原因呢？
A：ILA IP是用普通逻辑搭建的，实际能跑到的频率和采样数据的数量和原有逻辑资源的使用量基本成反比。
赛灵思中文技术支持社区
欢迎在赛灵思中文技术支持社区中留言讨论开发过程中遇到的问题与启发！本社区致力于为Xilinx 用户及生态合作伙伴提供一个分享、讨论和相互协作解决问题的交流社区，注册即可浏览论坛内容或者参与讨论。
https://support.xilinx.com/s/?language=zh_C
扫一扫
925
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
