8线-3线编码器的Verilog语言描述

3位二进制编码器的真值表：

直接上代码：用的是case语句

module coder8_3(a,b);
	input a;
	output b;
	wire [7:0] a;
	reg [2:0] b;
	always@(a or b)
	begin:coder8_3
		 case (a)    
			8'b10000000:b=3'b000;
			8'b01000000:b=3'b001;
			8'b00100000:b=3'b010;
			8'b00010000:b=3'b011;
			8'b00001000:b=3'b100;
			8'b00000100:b=3'b101;
			8'b00000010:b=3'b110;
			8'b00000001:b=3'b111;	
		endcase
	end
endmodule

仿真结果：