数字IC手撕代码-序列检测（移位寄存器写法）

已于 2022-10-14 11:30:34 修改
阅读量1.5k 收藏 15
点赞数 1
分类专栏： 数字IC手撕代码 文章标签： fpga开发 嵌入式硬件
于 2022-09-28 10:31:16 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_57502075/article/details/127084651
版权

 前言：

        本专栏旨在记录高频笔面试手撕代码题，以备数字前端秋招，本专栏所有文章提供原理分析、代码及波形，所有代码均经过本人验证。

目录如下：

1.数字IC手撕代码-分频器（任意偶数分频）

2.数字IC手撕代码-分频器（任意奇数分频）

3.数字IC手撕代码-分频器（任意小数分频）

4.数字IC手撕代码-异步复位同步释放

5.数字IC手撕代码-边沿检测（上升沿、下降沿、双边沿）

6.数字IC手撕代码-序列检测（状态机写法）

7.数字IC手撕代码-序列检测（移位寄存器写法）

8.数字IC手撕代码-半加器、全加器

9.数字IC手撕代码-串转并、并转串

10.数字IC手撕代码-数据位宽转换器（宽-窄，窄-宽转换）

11.数字IC手撕代码-有限状态机FSM-饮料机

12.数字IC手撕代码-握手信号（READY-VALID）

13.数字IC手撕代码-流水握手（利用握手解决流水线断流、反压问题）

14.数字IC手撕代码-泰凌微笔试真题

15.数字IC手撕代码-平头哥技术终面手撕真题

16.数字IC手撕代码-兆易创新笔试真题

17.数字IC手撕代码-乐鑫科技笔试真题（4倍频）

18.数字IC手撕代码-双端口RAM（dual-port-RAM）

        ...持续更新

为了方便可以收藏导览博客： 数字IC手撕代码-导览目录

目录

序列检测（移位寄存器写法）

移位寄存器写法

代码

 testbench

波形图

序列检测（移位寄存器写法）

本文具体内容涉及：利用移位寄存器 写序列检测。

        一说到序列检测，你脑子里要立马跳出两种解法，一种是状态机写法， 一种是移位寄存器写法，看过一个面经，面试官让手撕一个 五位01序列的序列检测，作者用状态机写的，写完被批评代码太复杂，再写一个简单的方法（也即移位寄存器方法）最后没写出来。虽然第二种方法更简单更好用，但是我们两种方法都得会。

序列检测有什么用？

        如果让你实现一个电子锁，输入密码，密码正确就开，密码错误就不开，你会如何写代码？用if-else嵌套嘛，如果第一个数对了，再去判断第二个数？

        这种方法在输入密码位数比较少的时候可行，但是如果密码位数很多，if-else 被综合出来就是一个MUX，如果循环嵌套很多，那就是级联MUX，一连串长的逻辑会有很大的delay，且代码维护性不清，因此这种方法是不可取的。

移位寄存器写法

        移位寄存器写法的序列检测，会比状态机写法的简单很多，只需要给一组寄存器，用来存储输入数据，再和指定序列比较就行了。比如检测一长一点的序列，序列检测：1100_1101

        具体代码很简单，代码如下 

代码

        主要思路就是：每周期读入一个信号din，然后存入data信号的最低位，一个周期存一位，如果连续来的八个信号正好是我们要检测的序列1100_1101，那么data里存的就是这个信号，判断data就和我们要检测的信号相等。 

 testbench

波形图

        detect信号检测到了序列 1100_1101 信号拉高。结果和我们预想的一致，但是代码简洁了许多，在没有要求的情况下，手撕代码就采用这种移位寄存器的方式。 

不吃葱的酸菜鱼
关注
  • 1
    点赞
  • 踩
  • 15
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
深度学习/机器视觉/数字IC/FPGA/算法手撕代码目录总汇
FPGA/MATLAB学习教程/源码/项目合作开发
10-07 1731
更新中更新中79问。
数电multisim仿真 实验五 集成移位寄存器的应用(序列检测器设计)
05-22
用移位寄存器和与非门设计一个 1011 序列检测器。电路连续不停地工作，对串 行输入的序列进行检测，当连续检测 4 个码元符合检测码 1011 时，检测器输出为 1， 指示灯亮，其他情况下输出为 0，指示灯灭。 对串行输入的序列 1011011001001011 进行检测，并记录检测结果。 五、实验设备与器材 1．实验组合箱一台 2．主要器材 74LS000（四 2 输入与非门）一片、74LS020（双 4 输入与非门） 一片 、74LS194（4 位双向移位寄存器）一片
【酒酒】数字IC手撕代码总结.docx
04-07
【酒酒】数字IC手撕代码总结，1. 用任意语言写1:100的质数（7.17） 2 2. 奇数分频（三分频）（7.18） 3 3. 偶数分频（二分频）（7.19） 5 4. 画出可以检测10110串的状态转移图，要求每检测到一次该序列，输出两个周期的高电平信号，用低功耗方式（7.21） 6 5. 用verilog实现1bit信号边沿检测功能，输出一个周期宽度的脉冲信号 8 6. 异步复位，同步释放（7.22） 9 7. 跨时钟域（快时钟到慢时钟，或者是慢时钟到时钟）(7.23) 10 8. 序列信号发生器，在clk信号作用下周期性输出“0010110111” 12 9. 描述带进位输入、输出的两位全加器。端口：A/B为加数，CIN为进位输入，S为和，COUT为进位输出（7.24） 13 10. 写一个同步FIFO，给定深度和位宽(7.25) 14 11. 异步FIFO测试点：虽然不会写代码，但是要知道思想(7.26) 16 12. 握手（7.27） 17 13. 写一个100MHz的时钟(7.28) 18 14. 红绿灯（7.29） 19 15. 贩卖机（7.30） 19 ......
二元给定序列非线性移位寄存器的综合与产生
12-13
摘要：依据非线性移位寄存器的原理，文中讨论二元给定序列非线性反馈移位寄存器的综合算法，用C语言编程，找到了产生该序列的非线性移位寄存器。借助EDA技术，以FPGA为硬件基础，经过设计优化构成定长序列和给定周期序列的伪随机序列发生器，并进行了仿直实验，用硬件实验证实了设计的合理性。 关键词：非线性伪随机序列 非线性移位寄存器 现场可编程门阵列 1 引言 伪随机序列具有良好的随机性，在伪码测距、导航、遥控和遥测、扩频通信、多址通信、分离多径、数据加乱、信号同步、误码测试、线性系统测量、天线方向测量和各种噪声源等方面得以广泛的应用。伪随机序列的产生可以通过线性移位寄存器即m序列来实现，也可以
面试中遇到的手撕代码题（一）
早就戒了的博客
04-01 1万+
1.重建二叉树 输入某二叉树的前序遍历和中序遍历的结果，请重建出该二叉树。假设输入的前序遍历和中序遍历的结果中都不含重复的数字。例如输入前序遍历序列{1,2,4,7,3,5,6,8}和中序遍历序列{4,7,2,1,5,3,8,6}，则重建二叉树并返回。 根据二叉树的性质： public class Rebuild_Tree { public TreeNode reConst...
‘10010’序列检测器的两种实现方法（有限状态机、移位寄存器）
热门推荐
孤独的单刀
01-12 3万+
什么是三段式状态机？
数字IC手撕代码-串转并、并转串
qq_57502075的博客
09-29 2119
串转并的使用环境非常多，在接口处用到最多，在某些模块的输入仅允许串行输入时，而总线上的数时并行的，那就需要通过串并转换，把并行的数据转换成串行的数据，包括在输出的时候，需要把串行的数据转换成并行的数据，才能送到总线中，使用方法都是用一个计数器来计数实现。由此我们就实现了串并转换，其中valid信号表示有效信号，当输入有效的时候，输入的valid信号就拉高，输出有效的时候，输出valid就拉高，这有利于我们看波形，同时也有利于模块和外部通信。
verilog移位寄存器实现序列检测
SuperiorEE的博客
09-25 1123
请编写一个序列检测模块，检测输入信号a是否满足011XXX110序列（长度为9位数据，前三位是011，后三位是110，中间三位不做要求），当信号满足该序列，给出指示信号match。寄存器中存入的数据就表示当前连续9bit的内容，将对应位与需要检测的数据进行比较，如果满足要求则输出检测到序列的标志。,由于本题序列较多，而且默认是重复序列检测，因此考虑到重复性，需要对X进行分类讨论（有可能存在含X构成的重复序列）,本题需要检测的序列总共9位，因此将移位寄存器设置为9位，clk触发，rst_n复位的同步电路。
序列检测器（移位寄存器实现）
weixin_44617175的博客
06-02 531
序列检测器可以用状态机实现，可以是摩尔（输出只与当前的状态有关），也可以是米利（输出不仅与当前状态有关，还和当前输入有关）。看到一篇帖子是通过移位寄存器实现的，所以就自己试了试，记录一下。相比于状态机实现，移位寄存器的思想很简单，就是比较，不停的比较，但是会带来一些功耗上的损失，与状态机实现的功耗相比如何，还需要进一步验证，但是确实可以节省面积。设置一个移位寄存器，每个上升沿都要左移一次（一定是左移，不能是右移），然后与10010作比较。明白了核心思想，代码和测试激励如下。
数字IC手撕代码-分频器（任意偶数分频）
qq_57502075的博客
09-27 2679
分频就是生成一个新时钟，该新时钟的频率是原有时钟频率的整数分之一倍，新周期是原有周期的整数倍。再简单来说，让你手撕一个四分频电路，就是写代码生成一个周期是原来四倍的时钟，如果手撕一个三分频电路，就是写代码生成一个周期是原来三倍的时钟。如上图所示，就是一个四分频电路的波形，四分频后，新的clk_out的频率是原来的1/4，也即周期是原来的4倍，从图中可以看到，clk每过4个周期，clk_out过1个周期。同理三分频也一样，但是奇数分频会比偶数分频复杂一些，在奇数分频部分会讲。
FSM.rar_register fsm_序列检测器_移位寄存器 FSM
09-24
序列检测器，采用移位寄存器实现，检测特定序列“101011”
移位寄存器序列(尹文霖）
03-16
移位寄存器，在现代通讯中有重要应用。该书是四川大学讲义，其先行课程是线性代数与有限域
数字IC笔面常考，跨时钟域神器。——异步FIFO（简介及手撕代码）
HFUT90S的博客
10-26 3958
掌握基本的数字模块是数字IC工程师的基本要求，最近几年在笔试和面试的时候会遇到要求手撕代码，一方面是考察面试者有没有良好的coding style， 重要的则是考察面试者对常用模块的了解程度。面对这种问题，没有比较好的解决方法，只能是多看、多写，时常复习复习。之所以要把异步FIFO放到分享的第一篇技术博客，是因为本人在学习过程中，从项目中简单了解异步FIFO的IP核、到学习空满信号判断再到照着资料手敲代码，最后到面试中针对异步FIFO有问必答，一路走过来，越发了解到异步FIFO的重要性。
数字IC手撕代码-流水握手（利用握手解决流水线断流、反压问题）
qq_57502075的博客
10-02 3585
看看在不同状态下，流水线是否会出现数据传输错误或者数据丢失的情况。把整个模块包装成一个module后，我们这个就相当于一个流水处理一段长延时组合逻辑的IP。对于我们这个IP来说，valid_i和ready_o同时为高时，数据有效，即a2\b2=2,3,6时数据是有效的，一开始数据有效了两拍，分别是2和3，过了三拍后，数据输出valid_o拉高两拍，因为ready_i为1，所以下游可以接收数据，所以valid_o拉高两周期把输出的数据传完后就拉低了。输入数据有效两周期后，
数字IC面试手撕代码(五)
qq_40268672的博客
03-18 785
题目 给定一个N位的输入，仅保留这Nbit中最高位的1，其余全部置0，然后输出。例如010010—>010000 解法 我们看一个类似的问题:给定一个N位的输入，仅保留这Nbit中最低位的1，其余全部置0，然后输出。 解决方法:设该数为x,则x&(~x+1)即为满足条件的输出。例如当x=011010时， ~x+1=100101+1=100110,再和011010相与，得到000010,满足条件。 再回到原题，我们给出的解法是： 1.先将x逆序，得到y 2.计算z=y&(~y+1) 3.
Verilog -- 序列检测器（采用移位寄存器实现）
darknessdarkness的博客
04-29 5683
转自：https://www.cnblogs.com/qiweiwang/archive/2011/04/18/2019952.html Verilog --序列检测器（采用移位寄存器实现） 序列检测器就是将一个指定序列从数字码流中识别出来。本例中将设计一个“10010”序列的检测器。设X为数字码流的输入，Z为检测出标记输出，高电平表示发现指定的序列10010.考虑码流为11001001000...
IC/FPGA手撕代码系列（一）：轮询仲裁器、异步握手信号处理、序列检测、格雷码转换
yueqiu693的博客
06-02 2110
IC手撕代码
数字IC手撕代码-握手信号（READY-VALID）
qq_57502075的博客
10-01 4872
握手信号，就是为了模块之间的数据交互正确才衍生出来的信号。其无非就是三种可能当我第一次接触握手信号的时候，其实是很清楚上面的三条握手原则的，但是具体的，master和slave之间的握手信号该怎么写代码却迷迷糊糊。就利用这篇文章简单的讲一下master和slave之间是怎么通过握手信号来解决数据交互问题的。同时也为下一篇文章《》打下基础。下一篇文章会讲解好，回到本篇文章来。对于master来说，master发出一个数据，如果，master就会把传送给slave的，即告诉slave数据有效可以接收！
关于XDC 约束固化flash流程
最新发布
Pual_Georg的博客
05-08 285
set_property BITSTREAM.GENERAL.COMPRESS TRUE [current_design]—压缩固化文件的大小（如果flash空间局促这个操作必要）set_property BITSTREAM.CONFIG.SPI_BUSWIDTH 4 [current_design]—设置spi4线上电拿取速度会比1快（必要）固化文件bin文件最小，hex文件最大，mcs大小居中。
移位寄存器作序列检测器，检测序列110的代码和测试激励
06-01
移位寄存器可以用来实现序列检测器。对于检测序列110，可以使用一个3位移位寄存器，初始状态为000。每当输入为1时，将寄存器向左移位并将最右边的位设为1。每当输入为0时，将寄存器向左移位并将最右边的位设为0。当寄存器的状态变为110时，表示检测到了序列110。 以下是实现序列检测器的Verilog代码： ``` module sequence_detector( input clk, input rst, input data, output reg detect ); reg [2:0] shift_reg; always @(posedge clk or posedge rst) begin if (rst) begin shift_reg <= 3'b0; detect <= 1'b0; end else begin shift_reg <= {shift_reg[1:0], data}; if (shift_reg == 3'b110) begin detect <= 1'b1; end else begin detect <= 1'b0; end end end endmodule ``` 以下是测试激励代码： ``` module sequence_detector_test; reg clk; reg rst; reg data; wire detect; sequence_detector dut( .clk(clk), .rst(rst), .data(data), .detect(detect) ); initial begin clk = 1'b0; rst = 1'b1; data = 1'b0; #10 rst = 1'b0; #10 data = 1'b1; #10 data = 1'b1; #10 data = 1'b0; #10 data = 1'b1; #10 data = 1'b1; #10 data = 1'b0; #10 $finish; end always #5 clk = ~clk; endmodule ``` 在上面的测试激励代码中，输入数据模拟了序列110，这个序列在第5个时钟周期后被检测到，最终输出detect信号为1，表示检测到了序列110。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

不吃葱的酸菜鱼

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值