PCIe之LTSSM-L1

最新推荐文章于 2024-03-01 15:06:52 发布
最新推荐文章于 2024-03-01 15:06:52 发布
阅读量472 收藏 1
点赞数 3
分类专栏： PCIe 文章标签： 硬件工程 信息与通信
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_45176819/article/details/132668309
版权

LTSSM L1

L1是一个功耗比L0s还要低的电源状态。L1退出延迟（通过Recovery状态）比L0s退出延迟时间要长。进入L1状态有以下两种方式：
（1） 第一种是自动的并且不涉及高级的软件方式（ASPM）。
（2） 第二种是有软件参与的PCI-PM方式。
L1状态下具体的状态转换图如下所示：
在这里插入图片描述

L1.Entry子状态

进入L1.Entry

从L0进入

对于USP来说：USP必须发送进入L1的requset（DLLP），直到对端回了相应的ACK（DLLP），USP收到这个ACK，USP进入L1.Enter。
对于DSP来说：DSP必须收到USP发送的进入L1的request，然后DSP回一个ACK，之后DSP的Rx等到EIOS后，最终DSP进入L1.Enter。

处于L1.Entry

1 Tx发送EIOS并且链路进入电气空闲状态。
2 Tx驱动0~3.6V的DC共模电压。

退出L1.Entry

退出到L1.Idle

20ns（tx_idle_min timeout）后退出到L1.Idle，同时Tx驱动一个稳定的DC共模电压。

L1.Idle子状态

进入L1.Idle

从L1.Entry进入

20ns（tx_idle_min timeout）后退出到L1.Idle，同时Tx驱动一个稳定的DC共模电压。

处于L1.Idle

链路处于电气空闲状态。

退出L1.Idle

退出到Recovery

Rx检测到EIEOS或者控制设备进入Recovery（改变speed或者改变linkwidth等）。

参考书籍

1 PCI Express® Base Specification Revision 5.0 Version 1.0
2 PCI Express Technology Comprehensive Guide to Generations 1.x, 2.x, 3.0

芯芯之火，可以燎原
关注
  • 3
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 1
    评论
专栏目录
PCIE-LTSSM总结
05-05
PCIE-LTSSM总结
【PCIE体系结构十三】LTSSM
highman110的博客
06-09 3724
详述PCIE物理层LTSSM各个状态
PCIe专题学习——5.0（总线电源管理）
笨蛋大乌龟的博客
08-24 1509
之前我们讲了对PCIe的一些基础概念作了一个宏观的介绍，了解了PCIe是一种封装分层协议（packet-based layered protocol),主要包括事务层（Transaction layer), 数据链路层（Data link layer)和物理层（Physical layer）一：电源管理PCIe总线的电源管理包括两方面的内容：一是基于软件控制的电源管理机制，这部分与PCI总线兼容；二是基于硬件控制的电源管理机制, 不需要Host端软件口控制，PCIe链路自主管理。
PCIE L1SS-L1 PM Substates with CLKREQ 1.0a
09-04
PCIE L1SS-L1 PM Substates with CLKREQ, 学习PCIe L1SS.
PCIE 4.0 L0s/L1/L2
xusong666的博客
03-01 1656
L0是PCIE设备正常工作的状态，当设备链路处于非工作状态可以跳转大相应的低功耗状态，L0s是一种可以快速恢复到L0的低功耗状态；L1必须经过Reovery状态才可以恢复到L0状态；L2需要从Detect开始逐步进入到L0状态。它们的恢复时间依次延长，与此对应便是降低功耗的等级越来越高。
PCIe L1s debug with RTW88
Lenz_s_law的开发记录本
11-19 1455
enable ASPM的过程种遇到一个奇怪的问题，明明RTW8822CE支持L1/s，但是enable kernel ASPM driver之后没有正常建立sysfs的link status节点。 debug发现是aspm driver在获取host/device两端的aspm能力过程种，有做pcie_retrain_link ，pcie_retrain_link后，RTW8822CE的pcie cap寄存器出现短暂时间访问为0的情况，导致driver认为device不支持任何的L1/L0/s。但测试n
L1 ASPM
weixin_30576827的博客
01-23 1005
L1 ASPM默认是disabled。 Upstream Port启动ASPM L1 entry流程。 一种情况是当US port的RX和TX都处在L0s状态，并超过一定时间，US Port将会开始进入L1。 还有一种情况是，当不支持L0s时，US Port在L0并处于IDLE状态超过一定时间后，会开始进入L1。 有三种DLLP用于ASPM L1 Entry的协商过程： PM_Activ...
[PCIe] [电源管理] 面向硬件的ASPM链路状态和L1子状态
messi_cyc的专栏
08-19 6109
PCIe设备的低功耗状态要求系统驱动程序显式地将设备置于低功耗状态，从而PCIe链路则可以依次变为低功耗链路状态。PCIe规范允许PCIe链路在没有系统驱动的情况下进入低功耗状态。这个特性就是所谓的主动状态电源管理(ASPM)。一般来说，无论是系统驱动端硬件（RC）还是设备硬件（EP）都可以通过检测pcie链路上的空闲时间，然后启动电源状态转移。 有两种低功率链路状态: L0s，也叫L0 standby。对于所有的pcie设备都是强制性的。L0s是一个单向的pcie链路状态。所以设备在初始化L0s时..
PCIe_SFF-8639_R3.0_V1.0.pdf
07-26
PCI Express SFF-8639 Module Specification; Revision 3.0, Version 1.0; July 12, 2018
pcie-3.0-总线规范
06-21
2. Intel Corporation：Intel Corporation是PCIe规范的主要贡献者之一，曾经参与了PCIe 1.0、PCIe 2.0和PCIe 3.0的制定。 PCIe 3.0 总线规范是高速数据传输和低延迟的解决方案，广泛应用于计算机系统、存储设备、...
PCIe-Base-1-1
最新发布
07-09
PCIe_Base_1-1 PCIE1规范
ASPM介绍
热门推荐
fell_sky的博客
01-12 1万+
aspm是pcie的一种省电模式。涉及到的寄存器主要是pci配置空间的如下3个寄存器。 （以下已usb 3.0 控制器的pci配置空间为例子： 其中： link capabilities register [11:10]是活动状态链路的PM支持位。 [11:10] = 00保留。[11:10]=01表示支持L0s。[11:10]=10又保留了。[11:10]=11表示同时支持L0s和L1。设备也使用[14:12]和[17:15]来指示L0s和L1的退出延迟。 link control regis
【86】ASPM进入和退出L1
linjiasen的博客
04-24 7861
1、ASPM介绍 ASPM全称Active State Power Management，是针对Power Management的一种管理机制。所谓“Active State”就是设备在D0状态下进入低功耗模式的管理机制。ASPM是硬件行为，软件只能写function配置空间Link Control Register的ASPM Control比特来disable和允许进入某种L state。 PCI-PM是软件写function的配置空间的Power Management Co...
PCIE——第 8 章——PCIe 总线的链路训练与电源管理
Y__Yshans的博客
10-11 3969
摘要：PCIE——第 8 章——PCIe 总线的链路训练与电源管理
PCIE那些事之链路识别流程
xwb1040885790的博客
05-07 1695
介绍硬件识别流程和链路训练状态
PCI Express学习篇：Power Management(二)
那么菜的博客
11-06 2157
此篇介绍L1低功耗状态。下一篇介绍L1 Substate低功耗状态。
#PCIE# PCIe扫盲——链路初始化与训练基础（三）之LTSSM
jingjiankai5228的博客
12-29 2250
pcie
PCIe链路训练学习 （持续更新中）
DAzhutizi_a的博客
10-31 2415
，则下一个状态是polling active。②然后向使用该链路的所有“未检测成功的lane”向对端重新发送“Receiver Detection Sequence” 如果与第一次检测结果相同，物理层将这些“不使用的lane”设置成Elecctrial Idle 状态 进入polling状态，否则进入Detect Quiet状态。该状态的主要作用是调整PCIe链路使用的数据传输速率，当一个PCIe链路两端的设备支持高于2.5GT/s的数据是传送乐意首先进入该状态，改变PCIe链路的数据传送率。
PCIe 5.0 spec学习4.1----PCI-PM（part1）
m0_53559277的博客
12-23 2743
PCIE 电源管理 power management
pcie的LTSSM状态机
09-14
PCIe的LTSSM状态机由Detect、Polling、Configuration、Disable、HotReset、Loopback、L0、L0s、L1、L2、Recovery组成。其中，Detect状态是链路层初始化的开始状态，用于检测是否存在可用的设备。在Polling状态下，主设备向所有从设备发送Poll消息，以确定是否有从设备可以配置。Configuration状态用于配置链路和设备的参数。Disable状态表示链路被禁用，可以通过设置修改Link Control寄存器达到这个状态。HotReset状态表示链路发生了热复位。Loopback状态用于测试链路的回环功能。L0、L0s、L1和L2状态是链路的不同功耗状态。L0状态表示链路处于全功耗状态，L0s是ASP（Active State Power Management）机制提供的第1级低功耗状态。L1和L2是更进一步的低功耗状态。Recovery状态用于恢复链路的正常工作。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

芯芯之火，可以燎原

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值