【JESD79-5之】4 DDR5 SDRAM命令描述和操作-17(read training pattern)

4.17 读训练模式

4.17.1 简介

在启用对DRAM的写入之前，内存接口的训练需要能够从DRAM中读取已知模式。由于DDR5支持更高的频率，简单的重复模式对于读取训练来说是不够的。还需要使用线性反馈移位寄存器（LFSR）作为模式生成器。当主机向MR31地址发送MRR命令时，访问读取训练模式，并且在发出此命令之前必须禁用CRC校验。在这种情况下，返回的数据将是一个模式，而不是模式寄存器的内容。读取数据返回的时序与MRR或读取命令相同，包括 strobes(DQSL_t, DQSL_c, DQSU_t, DQSU_c)的操作。DRAM还必须支持非目标ODT。

可用另一种连续burst模式，并通过MRW配置到MR25:OP[3]=1。一旦配置了该模式，任何对该DRAM的后续MRR（不需要明确的MRR到MR31）都将开始模式输出，并自动继续输出适当的模式，直到通过系统复位或发出将其还原为“MRR命令为基础（默认）”模式的MRW MR25:OP[3]=0命令停止它，如图80所示。一旦DRAM注册了MR25:OP[3]=0“MRR命令为基础（默认）”，它将在tCont_Exit时停止所有模式流量。由于tCont_Exit没有最小时间，DRAM可能在tCont_Exit之前停止模式，可能截断当前的burst模式。为了确保DRAM的状态机在关闭输出模式时不会陷入某种亚稳态，主机必须在等待tMRR后再发出第二个MR25:OP[3]=0“MRR命令为基础（默认）”，然后开始tCont_Exit_delay。tCont_Exit_delay过期后，任何其他有效的命令都是合法的。所有的读取训练模式在连续burst模式中都被支持。主机在使用连续burst模式之前必须禁用读取CRC（如果已启用）。

在使用读取训练模式（连续burst输出模式或MRR命令为基础的模式）之前，需要在MR26-MR30中编程初始种子值，否则将使用上电默认值。

读取模式数据0/LFSR0（MR26）寄存器设置的默认值为：0x5A，读取模式数据1/LFSR1（MR27）寄存器设置的默认值为：0x3C。读取模式反转（MR28，MR29）寄存器设置的默认值为0。读取LFSR分配（MR30）寄存器设置的默认值为0xFE。

当退出连续burst输出模式时，DRAM不会存储当前的LFSR状态，并且可能清除存储在MR26-MR30中的模式值，因此任何后续的模式读取将需要主机在MR26-MR30中重新编程种子、模式、反转和LFSR分配。

取训练模式有两种主要的支持模式。一种模式被称为串行格式。第二种模式是LFSR模式。由于DDR5的更高频率总线操作，需要LFSR模式。LFSR模式关联的辅助模式允许生成一个简单的高频时钟模式，而不是LFSR模式。读取训练模式对于发出的每个MRR命令到读取训练模式地址都是一个完整的BL16模式。

只支持BL16模式的读取训练模式，直到完成训练之前，不应受到ACT命令的干扰。

读取训练模式格式注册设置的默认值为：0x0。
对于串行读取训练模式格式，以下模式寄存器被编程为数据模式。有两个8位寄存器用于提供16个UI模式长度，还有两个8位寄存器用于为每个DQ通道提供最多x16的数据宽度反转。

LFSR模式需要一个8位模式寄存器来编程8位LFSR的种子。LFSR的多项式和输出的详细信息在下一节中解释。当读取训练模式格式设置为LFSR时，读取模式数据0/LFSR0和读取模式数据1/LFSR1寄存器被重新用于编程LFSR的种子。

在以下情况下，读取模式数据0/LFSR0和读取模式数据1/LFSR1寄存器的值可能恢复为默认值：
• 自刷新
• 进入掉电模式
• 退出连续burst输出模式
如果发生以上任何一种情况，则主机需要在使用读取训练模式（连续burst输出模式或基于MRR命令的模式）之前重新编程MR26和MR27的内容。

在这两种情况下，当读取训练模式格式设置为串行模式或LFSR模式时，读取模式反转 - 低DQ位和读取模式反转 - 高DQ位设置将额外反转每个DQ位的模式。读取模式反转 - 低DQ位寄存器适用于x4、x8和x16的器件。读取模式反转 - 高DQ位寄存器仅适用于x16的器件，用于上字节的DQ位。

在以下情况下，读取模式反转 - 低DQ位和高DQ位寄存器的值可能恢复为默认值：
• 自刷新
• 进入掉电模式
• 退出连续burst输出模式
如果发生以上任何一种情况，如果希望使用非默认值，则主机需要在使用读取训练模式（连续burst输出模式或基于MRR命令的模式）之前重新编程MR28和MR29的内容。

在读取模式反转 - 低DQ位和高DQ位寄存器的任何位位置上的值为0，将使得关联的DQ的模式保持未反转。在读取模式反转 - 低DQ位和高DQ位寄存器的任何位位置上的值为1，将会使得关联的DQ的模式反转。

4.17.2 LFSR模式生成

FSR是一个8位的Galois LFSR。Galois LFSR的多项式为x8+x6+x5+x4+1。图77显示了实现LFSR的逻辑。位于移位寄存器内的编号位置显示了寄存器内种子/状态位置的映射。有两个相同的LFSR多项式实例。这两个实例将具有唯一的种子/状态，并为任何DQ输出提供模式。

图中的种子位置对于Read Pattern Data0/LFSR0和Read Pattern Data1/LFSR1模式寄存器与LFSR逻辑的映射进行了澄清。LFSR的输出根据LFSR分配编程指向任意数量的DQ输出。LFSR0和LFSR1与每个DQ输出的分配将创建一个独特的模式序列，以更好地覆盖DQ之间的串扰交互作用。LFSR的分配根据图77进行编程。

读取LFSR分配寄存器的值可能在以下情况下恢复为默认值：
• 自刷新
• 掉电模式进入
• 退出连续burst输出模式
如果出现以上任何条件，主机将需要在使用读取训练模式（连续burst输出模式或基于MRR命令的模式）之前重新编程MR30的内容，以便使用非默认值。

LFSR输出将以UI频率更改，在每个UI上产生新的输出值。LFSR只会在MRR到特定的（MR31）读取训练模式地址之后改变状态以支持读取数据。当没有对（MR31）读取训练模式地址的MRR访问时，LFSR将保留其先前的状态（从上一个读取训练模式MRR访问完成的末尾）。因此，通过一系列16个MRR命令，可以遍历LFSR的完整状态空间，每个命令访问16个UI的LFSR输出。 LFSR数据的BL将始终为BL16。 LFSR的状态也可以通过发送新的MRW命令来更改，以重置LFSR0和LFSR1种子模式寄存器（MR26和MR27），或通过列出的这些寄存器的复位条件来更改。在LFSR种子寄存器（MR26和MR27）中设置为0x00不会产生任何向1的过渡的模式。设置为此值时，LFSR将产生一个恒定的0模式。

当将LFSR0模式选项MR25:OP[1]设置为1时，由DRAM提供的模式是高频时钟模式，而不是LFSR。该时钟模式仅发送到在读取LFSR分配寄存器中的相应DQ操作码位置设置为0的DQ信号。模式的第一个UI将具有值0。第二个UI将具有值1，并且每个后续UI都会切换值。

当将LFSR1模式选项MR25:OP[2]设置为1时，由DRAM提供的模式是高频时钟模式，而不是LFSR。该时钟模式仅发送到在读取LFSR分配寄存器中的相应DQ操作码位置设置为1的DQ信号。模式的第一个UI将具有值0。第二个UI将具有值1，并且每个后续UI都会切换值。

如果将相关的LFSR模式选项设置为1（对于LFSR0是在MR25[1]处，对于LFSR1是在MR25[2]处），表示时钟模式，则当发生MRR到MR31时，LFSR的状态不会发生变化。如果通过将MR25[0]设置为0选择了串行模式，则当发生MRR到MR31时，LFSR0和LFSR1的状态也不会发生变化。读取LFSR分配寄存器的设置对LFSR状态是否随每个MRR到MR31递进没有影响。只有读取训练模式格式和LFSR模式选项设置决定LFSR是否主动计算下一个状态。

4.17.3 读训练模式示例

4.17.4 读训练模式时序图

数据返回和锁存序列的时序应与读操作相匹配。读取训练模式的时序与MRR操作类似，唯一的例外是调用读取训练模式的 MRR 地址将是一个完整的 BL16 模式。访问读取训练模式的 MRR 命令之间的时序定义为 tMRR_p，它支持连续的数据模式。这比正常的 MRR 到 MRR 条件更快，后者定义为 tMRR。
图78 展示了访问读取训练模式的 MRR 的一般时序序列。

读取训练模式还必须支持连续的流量，对于每隔8个tCK顺序排列的任意数量的MRR命令。图79展示了一个连续模式的示例。