pcie 6.0/7.0相对pcie 5.0的变化有哪些?

引言

话说,小编在CSDN博客跟客服机器人聊天,突然看到有个搜索热搜“pcie最全科普贴”。小编有点似曾相识呀,我就好奇点击了一下,没想到几年前写的帖子在CSDN又火了一把。

说到这里,顺带给自己打个广告哈~

各位朋友感兴趣的话,

欢迎关注【存储随笔】CSDN博客

言归正传,为了追求高性能,PCIE SSD是数据中心的高性能标配,PCIE SSD在数据中心的占比还在继续攀升。

pcie协议5.0还没完全普及,pcie 6.0 spec已经发布,pcie 7.0 spec也在路上了,这个世界都在狂奔。

那么,pcie6.0/pcie7.0相对pcie 5.0有哪些重要的变化点呢,小编简单梳理一些信息,供大家参考~

当涉及到PCIe 6.0和PCIe 5.0之间的变化时,以下是一些关键点的详细介绍:

  1. 传输速率: PCIe 6.0的传输速率达到64 GT/s,相比PCIe 5.0的32 GT/s翻倍。这意味着PCIe 6.0可以提供更高的吞吐量和带宽,以满足高性能计算、人工智能加速器、高性能存储等快速发展的需求。这种提升可以进一步缩短数据传输时间,提高数据处理速度,同时减少延迟。

在PCIe 6.0规范中,6.0基础规范1.0版本正式发布,其速率达到64GT/s。另外,CE-Link和FLIT模式被引入以支持64GT/s的速率。CE-Link提供更高的数据吞吐量,而FLIT模式通过使用固定大小的数据包来提高效率。

  1. 信号和编码方式: PCIe 6.0采用了PAM4信号调制,而PCIe 5.0采用NRZ两电平调制。PAM4可以提高数据传输的效率,同时减少误码率。PAM4使用4个电压级别,相比NRZ使用2个电压级别,可以更有效地传输数据。

在PCIe 6.0规范中,PAM4信号被引入以支持64GT/s的速率。PAM4使用四个电压级别来传输数据,相比NRZ使用两个电压级别,可以更有效地传输数据。

  1. 前向纠错(FEC): PCIe 6.0引入了低延迟前向纠错(FEC)机制,以纠正传输过程中的错误,提高数据传输的可靠性。FEC是一种错误纠正技术,可以通过比较和纠正传输过程中的错误码,确保数据的完整性和准确性。

在PCIe 6.0规范中,FEC机制被引入以提高数据传输的可靠性。通过使用FEC,可以纠正传输过程中的错误,从而提高数据的完整性和准确性。

  1. 新的CXL规范融合: CXL 2.0是基于PCIe 5.0基础上定义,允许替代协议使用物理PCIe层的PCIe 5.0特性。当CXL加速器或者扩展卡、PCIE设备同时插入主机端口时,会优先pcie协议1.0速率协商,当双方确认支持CXL后,再激活CXL互联协议。

PCIe 6.0可能会与新的CXL规范融合,提供更高效的解决方案,以支持更高端的服务器和工作站应用。CXL是一种用于互连服务器和存储设备的开放式PCIe互连协议,可以提供更高的性能和更低的延迟。

  1. 新的机制和接口: PCIe 6.0增加了新的机制,如DOE、CMA、DMWr和IDE等,以支持更灵活和高效的数据传输。同时,PCIe 6.0可能会引入新的接口,如LTSSM新增加了L0p低功耗状态,允许部分 Lane Electric Idle、部分 Lane Active,以降低功耗并提高能效。

这些特性和机制都是为了提高PCIe协议的性能、可靠性和安全性而设计的,它们在实际应用中具有重要的作用。

PCIe 7.0协议还未正式发布,从当前官网的信息来看,主要集中在性能的优化。PCIe 6.0/7.0相对于PCIe 5.0的挑战在于信号完整性、通道损失和复杂性等方面

预计将在2023年底或2024年的某个时候推出支持PCIe 6.0平台产品。需要注意的是,这些信息可能会随着技术的进步和市场的变化而变化,保持关注。

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

古猫先生

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值