射频开关常见优化技术——深N阱MOS设计

最新推荐文章于 2024-10-21 10:36:04 发布

opcode0

最新推荐文章于 2024-10-21 10:36:04 发布

阅读量4.9k

点赞数 2

分类专栏：电路学习文章标签：学习

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/m0_62489442/article/details/127288220

版权

电路学习专栏收录该内容

22 篇文章

订阅专栏

本文探讨了普通双阱NMOS中存在的寄生电容及电阻等问题，并介绍了如何通过使用深N阱MOS来改善信号耦合泄露和开关性能。深N阱MOS能够在不恶化插入损耗的情况下提高有源区与衬底之间的隔离度。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

普通双阱的缺点

普通双阱NMOS横截面示意图

普通双阱NMOS小信号电路图

如图所示， $C_{gd}, C_{gs}$ 为交叠寄生电容， $C_{jd}, C_{js}$ 为寄生PN结电容， $R_{sub}$ 为衬底连接电阻。

当MOS作为串联开关导通时，由于寄生电容 $C_{jd}, C_{js}$ 的存在，信号容易通过电容耦合泄露至衬底。且由于 $R_{sub}$ 较小，信号又从P衬底泄露至地，导致插入损耗恶化。

同样，假设信号由漏极输入，因为 $R_{sub}$ 较小，则漏极- $C_{jd}-R_{sub}-GND$ 寄生支路上存在较大的信号摆幅，且该信号压降多数由 $C_{jd}$ 承担，限制MOS线性度。

假设衬底电阻 $R_{sub}$ 过大。当MOS作为串联开关关断时，由于 $C_{jd}, C_{js}$ 耦合，且 $R_{sub}$ 过大，则信号容易从漏极耦合至源极，从而恶化开关的隔离度性能。

深N阱MOS优化

$D_1, D_2, D_3$ 为寄生二极管。

何为深N阱MOS？

深N阱MOS在P阱与P衬底之间加入深N阱层。用以提高MOS在有源区与衬底之间的隔离度，减少信号耦合泄露。

将P阱、深N阱、P衬底偏置在合理的直流电压下，使 $D_1, D_2, D_3$ 处于反偏状态，就可以在不恶化 $R_{sub}$ 的情况下优化插入损耗。

为了提高隔离度，采用深N阱MOS开关设计，通常需要加入并联MOS管，构成串并联结构开关。

评论 1

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。