[从零开始学习FPGA编程-55]：视野篇-芯片的制程

已于 2022-08-21 11:41:00 修改
阅读量477 收藏
点赞数
分类专栏： 从零开始学FPGA编程 嵌入式系统 文章标签： fpga开发 学习 制程 摩尔定律
于 2022-08-18 21:08:47 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/HiWangWenBing/article/details/126393612
版权
本文详细介绍了芯片制程的概念，探讨了摩尔定律的起源及其对集成电路发展的影响。随着制程技术的演进，芯片在单位面积上实现了更多功能，降低了单位成本，减少了功耗，并减小了体积。然而，更先进的制程工艺也带来了研制时间延长、技术难度提升、成本增加以及良品率下降等挑战。文章最后讨论了1nm制程是否是摩尔定律的尽头，指出在1nm节点可能面临的量子隧穿效应问题。
摘要由CSDN通过智能技术生成

目录

第1章 什么是芯片的制程

1.1 概述

1.2 摩尔定律

1.3 制程的演进路径

1.4 未来发展

第2章 提高芯片制程的意义

2.1 单位面积更多的功能

2.2 更低的单位成本

2.3 较少功耗

2.4 更小的体积

2.5 案例

第3章 高制程的缺点

第4章 1nm是摩尔定律的尽头？

第1章 什么是芯片的制程

1.1 概述

芯片的制程是芯片的制作工艺的一种度量方法。就是通常我们所说的CPU的“制作工艺”，是指在生产CPU过程中，集成电路的精细度，也就是说精度越高，生产工艺越先进。

制程是指IC内电路与电路之间的距离。制程工艺的趋势是向密集度愈高的方向发展。密度愈高的IC电路设计，意味着在同样大小面积的IC中，可以拥有密度更高、功能更复杂的电路设计。

1.2 摩尔定律

摩尔定律是由英特尔(intel)创始人之一戈登·摩尔(GorDon moore)提出来的。其内容为：当价格不变时，集成电路上可容纳的元器件的数目，约每隔18-24个月便会增加一倍，性能也将提升一倍。换言之，每一美元所能买到的电脑性能，将每隔18-24个月翻一倍以上。这一定律揭示了信息技术进步的速度,是一种基于统计的结果.

从过去数十年的数据来看，集成电路的制造成本、芯片功耗和芯片性能

了解本专栏 订阅专栏 解锁全文 超级会员免费看
文火冰糖的硅基工坊
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
订阅专栏
Vivado仿真网表输出高阻态
m0_46498597的博客
01-29 3998
1.1 Vivado仿真网表输出高阻态 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）Vivado仿真网表输出高阻态； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1.3 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为
完整的FPGA设计流程包括哪些？
2301_79732264的博客
03-28 1830
一般来说，完整的FPGA设计流程包括电路设计与输入、功能仿真、综合优化、综合后仿真、布局布线、布局布线后仿真、板级验证与加载配置调试等主要步骤。
【FPGA 芯片设计】FPGA 简介 ( FPGA 芯片架构 | FPGA 芯片相对于传统芯片的优点 )
让 学习 成为一种 习惯 ( 韩曙亮 の 技术博客 )
01-31 1681
一、FPGA 简介、 二、FPGA 架构、 三、FPGA 芯片相对于传统芯片的优点
FPGA基础介绍
跑得动就不要歇着
01-07 7416
FPGA即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编辑器件门电路数有限的缺点。 以硬件描述语言（Verilog或VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至 FPGA 上进行测试，是现代 IC设计验证的技术主流。这些可编辑元件可...
理解FPGA的基础知识——FPGA专业术语
ONEFPGA的博客
06-08 1007
No.1 ASIC Application Specific Integrated Circuit ASIC 是为满足顾客特定需求、面向特定用途而设计制造的。通常所说的ASIC主要指门阵列、嵌入式阵列、标准单元 ASIC、结构化 ASIC 等。目前用CPLD（复杂可编程逻辑器件）和FPGA（现场可编程逻辑阵列）来进行ASIC设计是最为流行的方式之一，它们的共性是都具有用户现场可编程特性。 No.2 ASSP Application Specific Standard Product，专用标准产品
一文最全科普FPGA技术知识
wusuowei1010的博客
03-30 3262
FPGA 是可以先购买再设计的“万能”芯片。FPGA （Field Programmable Gate Array）现场可编程门阵列，是在硅片上预先设计实现的具有可编程特性的集成电路，它能够按照设计人员的需求配置为指定的电路结构，让客户不必依赖由芯片制造商设计和制造的 ASIC 芯片。广泛应用在原型验证、通信、汽车电子、工业控制、航空航天、数据中心等领域。 Altera LUT4 架构 FPGA...
FPGA硬件设计语言：VHDL和System Verilog
skywalk8163的专栏
09-09 727
VHDL（VHSIC Hardware Description Language）是一种用于硬件描述的编程语言，是美国国防部在1980年资助研发的。这个简单的例子中，VHDL和SystemVerilog都定义了一个简单的与门。VHDL是强类型语言，能帮助工程师避免不必要的低级错误，代码比较冗长。总的来说，SystemVerilog提供了更多的灵活性和便利性，使得硬件设计者可以更快速、更高效地进行设计。对仿真来说，基于Verilog的仿真要比基于VHDL的仿真快约20%。VHDL对设计验证的支持比较弱。
如何设计实现完成一个FPGA项目
QQ_778132974的博客
09-07 704
确定项目目标：明确项目要实现的功能和性能指标。需求分析：列出所有功能需求、性能需求、接口需求等。可行性分析：评估技术可行性、成本和时间预算。项目总结：总结项目过程中的经验教训，分析成功和失败的原因。项目报告：撰写项目报告，详细描述项目背景、设计过程、测试结果和最终结论。
FPGA低功耗设计
Qqyangleiyu的博客
09-09 996
功耗类型一般可分为动态功耗、静态功耗和浪涌功耗。
FPGA 时钟信号设计方法
lsh11111的博客
09-09 893
异步复位是在给定时间后直接将复位信号置低，而同步复位是通过在时钟信号的边沿上将复位信号置低来实现。同步复位可以确保在时钟信号的边沿进行复位操作，使得复位信号与时钟信号同步，有利于系统的稳定性。在给定的时钟周期内，通过控制时钟信号的占空比来实现不同的时钟激励效果。例如，在一个时钟周期内，可以让时钟信号的占空比为50%，即时钟信号在高电平和低电平之间的时间相等。综上所述，时钟激励和复位信号设计在数字电路设计中扮演着重要的角色，设计合理的时钟激励和复位信号方案可以确保电路的正常运行和稳定性。
Sobel边沿检测
m0_66619666的博客
09-06 775
边缘检测，针对的是灰度图像，顾名思义，检测图像的边缘，是针对图像像素点的一种计算，目的是标识数字图像中灰度变化明显的点，图像的边缘检测，在保留了图像的重要结构信息的同时，剔除了可以认为不相关的信息，大幅度减少了数据量，便于图像的传输和处理。基于查找，零穿越的方法，Sobel算法准确率较低，效率高，基于Sobel算子。
FPGA学习关键步骤总结：1. 配置Package Pin2. 创建约束文件3. 优化管脚约束4. 编译生成bit文件5. 下载并测试实验结果
最新发布
lsh11111的博客
09-12 230
通过掌握FPGA IO的管脚约束，您可以更好地理解如何将程序的引出管脚绑定到FPGA芯片上的IO管脚，从而实现您的设计目标。您可以通过手工填入约束信息或通过软件配置的方式来完成IO约束的设置，确保在设计过程中引出的用户IO部分正确约束到芯片上的IO管脚。在这种情况下，您可以通过单击“Add or create constraints”并选择要添加的.xdc文件，然后完成约束文件的添加过程。在下载过程中，通过单击“Program Device”并选择相应的FPGA和bit文件，即可将程序下载到FPGA中。
FPGA技术赋能云数据中心：提高性能与效率
FS_China的博客
09-09 983
FPGA是由可编程互连连接的可配置逻辑块矩阵构成的可编程半导体器件。其通过可重新配置性和并行处理能力实现定制化硬件解决方案，因此在电信、航空航天、汽车、金融、电商和医疗设备等领域广泛应用。尽管在复杂性、功耗和成本方面存在挑战，但FPGA在定制化、可扩展性、快速原型设计和升级方面具有明显优势。未来趋势表明，数据中心网络将更加集成到CPU中，工具链将得到增强，同时机器学习（ML）和5G技术的应用也会日益增加。
fpga系列 HDL:Relu激活函数实现与仿真
ResumeProject的博客
09-08 218
第三个时钟周期：rest为0，输入为20，输出为20。第四个时钟周期：rest为0，输入为负数，输出为0。第二个时钟周期：rest为0，输入为空，输出为0。第一个时钟周期：rest为1，输出为0。
FPGA 学习仿真硬件设计
lsh11111的博客
09-10 727
/ 调用adder模块，自定义名字为u1。// 调用adder模块，自定义名字为u2。// 输出信号 outa。// 输入信号 ina。// 输入信号 inb。
fpga入门名词（1）
2302_80667342的博客
09-05 1375
在 FPGA（现场可编程门阵列）设计中，LCA（逻辑单元阵列）通常由几个关键组件构成，包括 IOB、CLB 和 Interconnect。
FPGA Prototyping vs Emulation
renzaiS2C的博客
09-09 963
​ One way to visualize the difference between Prototyping and Emulation is with a “spider chart” (named for its resemblance to a spider’s web). The Prototyping vs. Emulation spider chart below highlights the differences between these two verification meth
Verilog语法+:和-:有什么用?
mengzaishenqiu的博客
09-06 871
Verilog语法+:和-:主要用于位选择，可以让代码更简洁。
实时图像处理的加速器：《基于FPGA的数字图像处理原理及应用》（可下载）
nuoweishizi的博客
09-09 648
在这本书中，读者将首先了解到数字图像处理的基础知识，包括**图像的获取、表示、存储和处理的基本原理**。随后，书中将**深入探讨FPGA的技术优势和在图像处理中的应用潜力**，以及如何利用FPGA进行高效的图像处理。通过详细的理论讲解和丰富的实例代码，本书将引导读者一步步掌握FPGA编程语言，**学会如何设计和实现各种图像处理算法**。
FPGA入门指南：从零开始探索
"从零开始走进FPGA世界_V2.1.pdf，非常好的fpga学习资料，由韩彬（网名CrazyBingo）编著，旨在为初学者提供图文并茂的FPGA入门教程。" FPGA（Field-Programmable Gate Array），即现场可编程门阵列，是一种集成电路...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

文火冰糖的硅基工坊

你的鼓励是我前进的动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值