【网络】网络基础（一）

在计算机发展初期，计算机之间相互独立，每个终端各自持有数据，这明显对于数据的共享很不友好，为了高效的数据传输和共享，世界各地的科学家、实验室就开始想办法提出自己的解决方案用来解决多设备数据共享的问题，所以在这一阶段形成了网络互联的概念。

BUCK、BOOST、BUCK-BOOST电路原理分析

BUCK、BOOST、BUCK-BOOST电路原理分析，整合了一波，尽量把内容弄得条理分明了

OFCA-OpenHarmony课后习题答案

本文是 OFCA-OpenHarmony 认证模拟考试的习题答案，涵盖 OpenHarmony 的多内核设计、权限申请、通知发布、系统线程、启动过程、分布式软总线、模块导入、文件管理、公共事件等多个方面。每道题目均提供了详细的选择项和正确答案，旨在帮助考生熟悉考试内容，掌握关键知识点，提高通过认证考试的几率。

AD从原理图到PCB超详细教程

我在学习AD的时候，看了网上很多教程，但是东西很杂，有很多条理不清而且废话很多，所以相信大家学习的时候也是遇到一样的困难。我就特地写一篇帖子，整理了一下AD从画原理图开始一直到画完PCB文件的所有步骤，一方面是供大家参考学习，另一方面可以方便我自己学习记忆更加深刻。我用的版本是AD16中文版，大家用新的版本AD20或者AD22应该操作都是差不多的。

FPGA学习笔记-1 FPGA原理与开发流程

简单介绍了FPGA发展历史、FPGA内部结构、FPGA开发流程、FPGA调试工具、Verilog语法等。

课程设计——基于FPGA的双向移位寄存器

本文使用verilog HDL语言设计双向移位寄存器，使电路受外部信号控制，实现数字信号的双向移位等功能，其电路设计模块主要分为三个部分，分别为接受判断控制信号的组合逻辑电路部分、实现存储、运算和输出数据的时序逻辑电路部分以及时钟信号输入部分。之后对设计的电路进行仿真，判断电路设计结构的正确性。verilog语言，全称为verilog HDL（Hardware Description Language），是一种硬件描述语言。它通过文本的形式来描述数字电路系统的结构和功能，可以用于设计、模拟和验证数字电路系统

开关电源PFC电路原理详解及matlab仿真

PFC全称“Power Factor Correction”，意为“功率因数校正”。

基于FPGA的数字信号处理（18）--半加器和全加器

基于FPGA的数字信号处理（17）--半加器和全加器

FPGA：我的零基础学习路线（2022秋招已上岸）持续更新中~

零基础FPGA学习路线

【FPGA】线性反馈移位寄存器（LFSR）的Verilog实现

【FPGA】线性反馈移位寄存器（LFSR）的Verilog实现

【keil最新版本5.39 使用arm compile v5.06时出现license错误，但先是安装v5.06再进行破解，有没有人使用这个版本出现类似问题 ARM_TOOL_VARIANTis s

ARMLMD_LICENSE_FILE: ‘32KYW-QC8VB-ITG3R-KWYTQ-EDBAT-I6K3B’

华为EC6108V9E盒子刷入“岸边“(armbian)系统变身打印服务器的教程及保姆级知识讲解

机顶盒刷打印服务器教程

Xilinx Vivado的RTL分析（RTL analysis）、综合（synthesis）和实现

理论上，FPGA从编程到下载实现预期功能的过程最少仅需要上述7个步骤中的4、5、6和7，即RTL分析、综合、实现和下载。其中的RTL分析、综合、实现的具体含义和区别又是什么？

Linux 驱动开发 - 编写按键驱动

按键驱动程序是一种允许用户空间应用程序读取按键输入的 Linux 驱动程序。本指南介绍如何编写一个简单的按键驱动程序。本指南介绍了如何编写一个简单的按键驱动程序。通过遵循提供的算法和代码示例，开发人员可以创建驱动程序来读取按键输入并将其提供给用户空间应用程序。

【总线】AXI第九课时：介绍AXI响应信号 (Response Signaling)：RRESP和 BRESP

本章节讲解AXI响应信号 (Response Signaling)：RRESP和 BRESP，理解这一章节，有助于设计和调试基于AXI协议的系统，确保系统能够正确地响应和处理各种事务状态。

【FPGA】篮球比赛计分器

相比之前的秒表，这个题目的难度略有提升，虽然总体架构还是基于计数器的设计，但是需要添加其他的模块，还是有些挑战性的。

FPGA DDS配置实践 保姆级教程

担心自己以后忘记了，提前来记录一下学习过程。在这之前建议先观看小梅哥的DDS讲解会让你对DDS的基本构架有大致了解其次想看熟悉这几个公式，后面内容和这几个公式都息息相关fclk 时钟频率 fout 输出频率 Bθ是位宽 Δθ是频率控制字最小频率分辨率=fclk 时钟频率 /2的 Bθ次方 这里会和Mode of Operation的模式选择有关,模式不同计算公式不同。

arm和x86的差别和应用场景学习笔记

arm和x86的差别和应用场景学习笔记

USB3.0芯片FT601Q简介及FPGA实现

FT601Q 是 FTDI 推出的一款超高速 USB3.0 芯片，提供高达 5Gbps 的带宽。该芯片不需要额外的固件开发，共有 4 个写通道和 4 个读通道，每个通道的缓冲大小均为 4KB。FT601Q 具有多种工作模式，本文介绍并实现相对简单的同步 FIFO 模式——245 mode。FT601Q 工作模式在上电时检测 GPIO0/GPIO1 来确定，当 {GPIO1,GPIO0}=2‘b00 时，FT601Q 将进入 245 工作模式。首先对 FT601Q 的引脚功能进行介绍，QFN76 封装如下。

【上海大学数字逻辑实验报告】六、时序电路

上海大学数字逻辑实验报告//时序电路//掌握同步二进制计数器和移位寄存器的原理//用分立元件构成2位同步二进制加计数器//在Quartus II上设计单向移位寄存器//在Quartus II上设计环形计数器//构成3位同步二进制加（减）计数器//用74LS74构成双向移位寄存器