FPGA学习笔记-1 FPGA原理与开发流程

简单介绍了FPGA发展历史、FPGA内部结构、FPGA开发流程、FPGA调试工具、Verilog语法等。

一文读懂ZKFair PFP-CyberArmy的参与价值与潜力

正是由于上述的诸多优势，让ERC-404标准受到市场的广泛关注，前段时间声名鹊起的Pandora便是ERC-404标准代币的典范，自推出以来，潘多拉的价值快速增长，其代币价格在短时间内从1500美元左右暴涨到超过32000美元，涨幅超过20倍，市值高达2.5亿美元，这一显著的增长彰显了市场对这一新型标准的兴趣和潜在信心。正是由于上述属性，使得ERC-404协议有了诸多优势：比如，流转更加便捷：有了币的属性，使得404协议的NFT能够上线流动性更大的Cex或者Dex上去交易，用户的买入卖出也更加简洁。

开关电源PFC电路原理详解及matlab仿真

PFC全称“Power Factor Correction”，意为“功率因数校正”。

【FPGA】Verilog：锁存器 Latch | RS Flip-Flop 与 D Flip-Flop 的实现

本章将理解 RS/D 锁存器的概念，了解 RS/D/JK 触发器的概念，使用 Verilog 实现各种锁存器 (Latch) 和翻转器 (Flip-Flop)，并通过 FPGA 验证用 Verilog 的实现。

Boost电路实战详解！（高效率同步整流，PID闭环追踪）

高效率同步整流boost电路升压拓扑，可实现高效率的能量传输以及PID闭环跟踪

AD从原理图到PCB超详细教程

我在学习AD的时候，看了网上很多教程，但是东西很杂，有很多条理不清而且废话很多，所以相信大家学习的时候也是遇到一样的困难。我就特地写一篇帖子，整理了一下AD从画原理图开始一直到画完PCB文件的所有步骤，一方面是供大家参考学习，另一方面可以方便我自己学习记忆更加深刻。我用的版本是AD16中文版，大家用新的版本AD20或者AD22应该操作都是差不多的。

AI大模型探索之路-实战篇：智能化IT领域搜索引擎之github网站在线搜索

在上一篇文章中，我们完成了知乎网站数据的智能搜索流程的代码开发。本篇章将主要实现Github网站的在线智能搜索，为用户提供更全面、准确的搜索结果。

STM32利用arm-dsp库进行FIR低通滤波【详细】

2、在新窗口中的响应类型选择【低通】，设计方法选择【 FIR里面的最平坦】，滤波器阶数选择【指定阶 80】（这里以80举例），频率设置选择【Hz,Fs3200,Fc200】（同样也是举例，后面自己按照需求改动）,选择完后点击设计滤波器，并在上方【编辑】中点击【转换结构】选择【Direct-Form FIR】在点击确认。3、在上方选择【目标】中的【生成C的头文件】 ，改变导出类型为【单精度浮点】，然后点击生成保存到文件夹中。蓝色的方波是原始信号，橙色的正弦波是经过低通滤波的信号，效果还是ok的。

【网络】网络基础（一）

在计算机发展初期，计算机之间相互独立，每个终端各自持有数据，这明显对于数据的共享很不友好，为了高效的数据传输和共享，世界各地的科学家、实验室就开始想办法提出自己的解决方案用来解决多设备数据共享的问题，所以在这一阶段形成了网络互联的概念。

BUCK、BOOST、BUCK-BOOST电路原理分析

BUCK、BOOST、BUCK-BOOST电路原理分析，整合了一波，尽量把内容弄得条理分明了

IDDR、ODDR、IDEALY2和ODELAY2详解

本文参考XILINX手册UG471。

课程设计——基于FPGA的共享单车计费器设计（含源码）

随着全球气候的不断变暖和环境的不断恶化，为了保护我们的地球家园，为了减少碳排放，绿色出行受到越来越多人的选择，共享单车的出现无疑一定层度减少了人们对汽车的依赖，对减少污染气体的排放到了一定的积极作用，可是随之而来共享单车也产生了一系列问题，比如传统共享单车的计费问题，传统共享单车计费方式主要是单一的软件计费，这种计费方式在一些突发状况中并不适用，比如忘带手机或手机没电等状况。本设计提供了一种新型的共享单车硬件计费方式的设想，是一种利用Verilog硬件描述语言基于FPGA的共享单车计费设计。

鸿蒙Harmony应用开发—ArkTS-转场动画（组件内转场）

组件内转场主要通过transition属性配置转场参数，在组件插入和删除时显示过渡动效，主要用于容器组件中的子组件插入和删除时，提升用户体验。

两级运算放大器设计与仿真

运算放大器（简称运放）是许多模拟系统和混合信号系统中的一个完整部分。各种不同复杂程度的运放被用来实现各种功能：从直流偏置的产生到高速放大或滤波。伴随者每一代 CMOS 工艺，由于电源电压和晶体管沟道长度的减小，为运放的设计不断提出复杂的课题。运算放大器的设计可以分为两个较为独立的步骤，第一步是选择或搭建运放的基本结构，绘出电路结构草图，第二步就要选择直流电流，手工设计管子尺寸，以及设计补偿电路等等，然后在手工计算的基础上，运用模拟电路仿真软件对设计的两级运放进行仿真，并对电路进行后续的调试和修改。....

FPGA原理与结构（12）——FIFO IP核原理学习

本文对于xilinx的FIFOGenerator IP核进行了一个简单的介绍，解释了IP核中各个类型信号的具体功能。介绍了FIFO的读写操作，其中读操作又可以分成2种模式，推荐使用标准模式，最后介绍了FIFO的非对称读写位宽

最细致最简单的 Arm 架构搭建 Harbor

也不知道为什么不更新，我看到有回复说是团队资源有限，如果你看到有推出或更新 arm 架构版本，麻烦发邮件给我，我会更新笔记。提示不要使用 localhost，因为 Harbor 需要被外部客户端访问。可以在这里修改登录密码，当然后面登录后也可以在页面中进行修改。文件中配置的密码（Harbor12345）来登录。文件修改好了，现在可以启动运行了，直接运行。来访问，遇到证书警告，直接同意。如果遇到权限问题，可以使用。也可以在自己的主机上修改。使用 admin 和。中配置了域名，所以在。解压的文件夹下有一个。

FPGA中的模块调用与例化

当在 Verilog 中进行硬件描述语言的设计时，参数定义关键词 parameter 和 localparam 以及整数型寄存器 integer 都扮演着重要的角色。它们分别用于定义参数、局部参数和整数型寄存器。1.参数使用关键词 parameter 进行定义，允许在模块内外赋值并且在编译时生效。参数可以在模块实例化时被改变，但在编译时保持不变。2.参数定义的格式和语法如下：其中，parameter_name 是参数的名称，value 是参数的值。

【详细|ARM NX】优雅的配置ego-planner到arm架构的Jetson Orin-NX机载电脑上（opencv3.4.18-cuda11.4+VINS-Fusion-GPU）

优雅的配置ego-planner到arm架构的nx机载电脑上（opencv3.4.18-cuda11.4+VINS-Fusion-GPU），并且实机试飞成功实验记录

PotatoPie 4.0 实验教程(26) —— FPGA实现摄像头图像拉普拉斯锐化

图像的拉普拉斯锐化是根据图像每个像素领域内的像素到该像素的突变程度来计算的，计算的是图像像素的变化程度。这个模板可以突出图像中的边缘和细节，增强图像的锐度。在卷积之后，可以将得到的图像与原始图像相加，或者将得到的图像与原始图像进行混合，以实现拉普拉斯锐化效果。这会导致输出图像边缘的增强效果更明显，因为增加中心像素的权重，使其对输出像素的贡献更大，但也可能导致图像中的噪声被放大。总的来说，拉普拉斯锐化是一种常用的图像增强技术，可以提高图像的质量和可用性，使得图像在各种应用领域中都能取得更好的效果。

FPGA原理与结构（16）——时钟IP核的使用与测试

本文介绍xilinx的时钟IP核 Clocking Wizard v6.0的具体使用与测试过程，主要介绍各个界面参数的不同含义和配置方法