【Verilog】3 语言要素——数据类型

已于 2023-08-28 19:17:03 修改
阅读量93 收藏 1
点赞数
分类专栏： Verilog 文章标签： linux 开发语言 bash 前端 fpga开发 arm开发 硬件工程
于 2023-08-26 18:34:20 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_61126667/article/details/132514513
版权

3 语言要素——数据类型

在这里插入图片描述

线网类型

线网数据类型包含下述不同种类的线网子类型。
• wire 
• tri 
• wor 
• trior 
• wand 
• triand 
• trireg 
• tri1 
• tri0
• supply0 
• supply1

在这里插入图片描述
在这里插入图片描述

wire和t r i线网

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

wor和trior线网

在这里插入图片描述

wand和triand线网

在这里插入图片描述

trireg线网

在这里插入图片描述

tri0和tri1线网

在这里插入图片描述

supply0和supply1线网

在这里插入图片描述

未说明的线网

在这里插入图片描述

向量和标量线网

在这里插入图片描述

寄存器类型

有5种不同的寄存器类型。
• reg
• integer
• time
• real
• realtime

reg寄存器类型

在这里插入图片描述
在这里插入图片描述

存储器

在这里插入图片描述

寄存器赋值

在这里插入图片描述

存储器赋值

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

Integer寄存器类型

在这里插入图片描述
在这里插入图片描述

time类型

在这里插入图片描述

real和r e a l t i m e类型

在这里插入图片描述

逍遥自在行
关注
专栏目录
Verilog HDL程序设计——基本要素
tianpu2320959696的博客
07-16 693
　Verilog基本上熟悉了，继续整理一下Verilog的学习笔记吧。前面记载了Verilog的结构，写Verilog的结构有了，但是该怎么写呢？在写之前就得了解一下Verilog的一些基本要素了，也就是Verilog是怎么一点一点写出来的。 一、标识符与注释前面已经说到，模块名的定义要符合标识符的定义，那么什么是标识符呢？它的语法是什么呢？　　①标识符是赋给对象的唯一名称，通过标识符可以提及相应...
DC基础学习（六）Verilog语言结构到门级的映射2
Andy_ICer的博客
05-07 1134
DC基础学习（六）Verilog语言结构到门级的映射2
verilog 数据类型
weixin_41287916的博客
09-05 509
数据类型 1、wire和tri： 至于tri其实和wire在用法上是一模一样的，不过有时候，我们需要定义一些会被三态门驱动的硬件连线，用tri来命名会让代码更具有可读性，让人一看就知道这根连线上会出现Z状态，仅此而已！ 2、wor与trior：or的含义在里面。 3、reg[3:0]：寄存器类型。 运算符与表达式 1、屏幕打印：display（”%b“,a*b） 2、全等于 = = = ；非全等于...
Verilog数据类型：tri0与tri1
weixin_42066160的博客
12-01 9172
Verilog语法tri0和tri1 Verilog中定义了19种数据类型，包括tri0和tri1； 其余分别是： reg型、 wire型、 memory型、 integer型、 parameter型、 large型、 medium型、 small型、 scalared型、 time型、 tri型、 triand型、 trior型、 trireg型、 vectored型、 wand型、
【 Verilog HDL 】寄存器数据类型（reg）与线网数据类型（wire，tri）
Reborn Lee
09-19 1万+
寄存器数据类型 Verilog中规定，凡是在程序块中被赋值的变量，都必须是寄存器类型的。（程序块：例如always块） 这里未免还是会让人产生疑惑？寄存器数据类型的变量最后一定会被综合成寄存器吗？ 对应于实际的数字电路中，如果该程序块描述的是时序逻辑，则该寄存器变量对应为寄存器；如果该程序块描述的是组合逻辑，该寄存器变量对应为硬件逻辑；如果该程序块描述的是不完全组合逻辑，那么该寄存器变量...
Verilog基础：数据类型
前进，才知道自己的渺小
01-18 1289
Verilog中的数据类型可以分为两大类：线网（net）和变量（variable）注意:在Verilog-2005标准中，寄存器类型（register）被改名为变量类型。这两类数据类型的主要区别在于它们的赋值和保存数据的方式。
Verilog基础概念（类型）
最新发布
conquer_jsj的博客
10-09 109
assign语句：描述组合逻辑always语句：描述组合/时序逻辑例化实例元件：如：and #2 u1(q,a,b);注意：在always块中，逻辑是顺序执行的，而多个always块之间是并行的。
第一篇 Verilog入门—语言要素 数据类型
qq_56743622的博客
01-18 1989
Verilog入门—语言要素 数据类型
【数字IC前端】学习随笔（3）——类/对象/继承/句柄
ultra777的博客
06-21 1054
类和对象的概述类和对象为什么要OOP（面向对象编程）？OOP的概念要素创建对象句柄的传递对象的销毁句柄的使用 复习整理下。安利下 路科验证。 类和对象的概述 类和对象 对象编程语言更符合人对自然的理解（属性property和功能function） 无数的类（class）和对象（object）构成代码世界。类是将相同的个体抽象出来的描述方式，对象是实体，其具备有独立行为的能力，一个对象是万千世界中的“一粒沙”。 具有相同属性和功能的对象属于同一类，而不同的类之间可能有联系（继承关系）或者没有联系。 在C语.
EDA/PLD中的Verilog HDL的wire和tri线网
12-09
用于连接单元的连线是最常见的线网类型。连线与三态线(tri)网语法和语义一致；三态线可以用于描述多个驱动源驱动同一根线的线网类型；并且没有其他特殊的意义。wire Reset;wire [3:2] Cla, Pla, Sla;tri [ MSB－1 : LSB +1] Art;如果多个驱动源驱动一个连线（或三态线网），线网的有效值由下表决定。wire (或 tri) 0 1 x z0 0 x x 01 x 1 x 1x x x x xz 0 1 x z下面是一个具体实例：assign Cla = Pla & Sla;. . . assign Cla = Pla ^ Sla;在这个实例中，Cla
FPGA设计Verilog基础之数据类型的作用和特点、常量和变量的代码示例详解
jk_101的博客
06-21 4984
以下将详细介绍FPGA设计中Verilog数据类型的定义、作用、特点和详细的代码示例。
Verilog HDL语法-数据类型
qq_27776921的博客
07-27 3836
Verilog HDL语法-数据类型、运算符数据类型物理数据类型连线型寄存器型抽象数据类型整型时间型实型参数型运算符 数据类型 在Verilog HDL中共有19种数据类型。这19种数据类型可以划分为两大类：物理数据类型（主要包括连线型及寄存器型）和抽象数据类型（主要包括整形、时间型、实型及参数型）。 物理数据类型 连线型 寄存器型 抽象数据类型 整型 时间型 实型 参数型 运算符 ...
Verilog中基本的数据类型
热门推荐
坚持
01-01 1万+
Verilog中共有19种数据类型。 基本的四种类型： reg型、wire型、integer型、parameter型。 其他类型：large型、medium型、small型、scalared型、time型、tri型、trio型、tril型、triand型、trior型、trireg型、vectored型、wand型和wor型。 这14中数据类型除time外都与基本逻辑单元建库有关。 ...
Verilog学习笔记（一）
Gale_Xbones的博客
02-22 941
Verilog基础总结（一）设计方法与流程标识符和关键字 设计方法与流程 规格制定：定义整个系统的功能、性能指标和重要参数（文档编撰） 上层设计：功能拆分、主要模块定义和模块间交互设计（文档编撰） 细节设计：模块内功能实现，包括小型算法、状态机与编解码（文档编撰和初步编码） 编码：使用可综合的HDL编写代码 功能验证：使用仿真攻击验证模块与系统功能，编写测试代码 综合：使用编译器将代码转换成门级网络表 实现（布局布线）：适配到特定的器件工艺中 时序验证：也叫门级仿真 标识符和关键字 标识符（对象的唯一名
【IEEE_Verilog-4.6.4】tri0和tri1的用法总结
Alfred的博客
02-17 3580
4.6.4 Tri0 and tri1 nets tri0和tri1 net模型分别具有下拉电阻和上拉电阻作用于它们。tri0 net等同于具有pull强度连续0值驱动它的wire net。tri1 net等同于具有pull强度连续1值驱动它的wire net。 当没有驱动器驱动tri0 net时，它的值是具有pull强度的0。当没有驱动器驱动tri1 net时，它的值是具有pull强度的1。当有驱动作用于tri0和tri1 net时，驱动器与隐含驱动net上的具有pull强度的值去决定net的最终值。逻辑
Verilog语法入门 （一） 数值表示，数据类型及运算符
EfunStudy的博客
07-06 3971
一些Verilog的基础知识点，下一次开始介绍模块的结构框架和时序结构。
【VerilogHDL】模块
我不写博客谁写博客之自我提升
11-10 2834
【VerilogHDL】模块模块基本语法2选1多路选择器实例模块描述方式行为级或算法级的描述方式（行为级建模）4bit 的二进制行波计数器（带进位）数据流描述方式（数据流级建模）门级描述方式（门级建模）开关级描述方式（开关级建模） 模块基本语法 Module<模块名>(<端口列表>) 端口说明 参数定义 数据类型定义 连续赋值语句（assign） 过程块（init.
[Verilog HDL ]数电语法
YaoJinTao2003的博客
06-05 1999
[Verilog HDL ]数电语法
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值